基于CeO2-x-TiO2薄膜厚度的数模阻变转换机理

李子昊，胡利方，高 伟，贾 旭，郑 植，刘 伟

(太原理工大学 材料科学与工程学院，太原 030024)

近年来，由于Flash存储器已经达到了尺寸缩小的物理极限，阻变存储器(resistive random access memory，RRAM)以其结构简单、可扩展性强、开关电压低、速度快、与互补金属氧化物半导体(complementary metal oxide semiconductor,COMS)工艺兼容等特点而备受关注，被认为是未来非易失性存储器最有希望的候选器件之一[1-2]。RRAM在高阻态(high resistance state，HRS)和低阻态(low resistance state，LRS)之间进行的电阻转变，被称为置位(SET)和复位(RESET)过程。根据施加偏置电压的极性可分为单极性和双极性，研究人员通常将电阻转变的稳定性、阻态的保持特性以及高低阻值的均一性作为评定RRAM性能的标准。

至今，同时具有模拟和数字电阻开关行为的器件相对较少[3-5]。“模拟型”具有渐变式电阻转变特性，可用于神经网络和图像处理[6]。然而“模拟型”器件的阻变机理尚不明确，因此对其传导机理的研究将推动“模拟型”器件的发展。“数字型”器件具有突变式电阻转变特性，可广泛用于信息存储领域，这对高性能存储器的研制具有重要意义[7]。“数字型”器件的电阻转变机制通常归因于氧空位或某些活性金属(Cu,Zn)在上下电极之间形成或断开导电细丝(conductive filaments,CFs)[8-9]。在以前的报道中，数字型和模拟型电阻开关行为通常出现在不同的器件中[10-11]。这一定程度上限制了电子器件小型化的发展。在集成电路中采用具有模拟型和数字型功能的器件，会大大减小集成电路的尺寸并提高集成密度[11]。

目前，具有电阻转变特性的材料主要存在于金属氧化物中，如NiO，TiO2等[12-13]。在这些金属氧化物中，CeO2具有高介电常数(k≈26)、热稳定性、可以储存和释放氧元素以及捕获/释放电荷能力等特点[14-15]。而且Ce元素具有两个不同的价态(+3,+4)，氧空位通过价态的变化可以快速形成或消除，有利于阻变器件的高低阻态转变，因此基于CeO2的阻变存储器受到了极大的关注[16]。研究人员制备CeO2基阻变存储器普遍使用磁控溅射法或化学气相沉积法，这些制备过程会造成薄膜成分均一性下降。溶胶凝胶法具有成本低、操作简单、易于制备的优点，并且能够制备出均匀的纳米薄膜[17]。但是采用此方法制备CeO2薄膜时，会受到底电极FTO的限制，不能达到预期的退火温度，导致CeO2阻变层中氧空位含量较低，器件的循环特性较差而且电阻开关电压区间较宽。到目前为止，已经采用了一些方法来降低RRAM性能参数的离散型，如掺杂、界面工程和退火等手段[18-19]，可以降低工作电压，并提高循环特性。其中，掺杂可以有效改变阻变层中的氧空位含量，从而提升RRAM的性能。CeO2的离子电导率对掺杂水平的敏感性已经被证明，研究表明，同价态的掺杂剂尺寸越小，产生的氧空位越多[20]。本研究选用离子半径较小的Ti4+(0.605 nm)[21]作为Ce4+(0.111 nm)[22]的掺杂剂，用于提高器件阻变层中的氧空位含量，进而改善阻变性能[23-24]。研究发现Al电极可以与金属氧化物阻变层生成界面层，这将直接影响载流子传输过程进而影响阻变行为。氧离子在界面层和阻变层之间的扩散迁移会导致界面层产生变化，这对保持阻变过程和稳定性非常重要。简而言之，研究界面层的性质并弄清界面层对阻变行为的影响意义重大。

本研究通过旋涂工艺将CeO2-x-TiO2(CTO)涂抹在FTO基底,阻变层用热蒸镀制备了顶电极，形成了Al/CTO/FTO器件。与Al/CeO2/FTO器件相比，Al/CTO/FTO器件的阻变性能有所提高。对不同CTO厚度下的阻变器件进行I-V扫描分析，对CTO薄膜及Al顶电极/CTO薄膜处的微观结构进行表征。

1 实验材料与方法

1.1 实验材料

Al/CTO/FTO器件为三层结构，包括热蒸镀工艺制备的Al顶电极、中间阻变层CTO和FTO底电极，器件模型如图1(a)所示。通过改变旋涂次数制备了不同CTO薄膜厚度的样品，研究了CTO薄膜厚度对阻变行为的影响。实验中用到的材料包括六水合硝酸铈(上海阿拉丁生化科技股份有限公司，99.95%)、钛酸异丙酯(上海阿拉丁生化科技股份有限公司，97%)、乙醇(天津市北辰方正试剂厂，99.5%)、乙酰丙酮(上海麦克林生化科技有限公司，99.0%)、硝酸(天津市凯通化学试剂有限公司，63%～68%)。

图1 Al/CTO/FTO器件模型和阻变层成分及结构表征(a)Al/CTO/FTO器件模型；(b)XRD图谱；(c)Ce3d的XPS图谱；(d)Ti2p的XPS图谱；(e)CTO阻变层O1s的XPS图谱；(f)CeO2阻变层O1s的XPS图谱Fig.1 Schematic diagram of Al/CTO/FTO device，composition and structure characterization of resistire switching layer(a)schematic diagram of Al/CTO/FTO device；(b)XRD patterns；(c)XPS spectra of Ce3d；(d)XPS spectra of Ti2p；(e)XPS spectra of CTO resistive switching layer O1s；(f)XPS spectra of CeO2 resistive switching layer O1s

1.2 CTO阻变层的制备

薄膜制备方法如下，在室温下配置含有Ce离子和Ti离子的前驱体溶液。将0.443 g六水合硝酸铈(CeNO3·6H2O)与10 mL乙醇(C2H5OH)混合，然后再加入乙酰丙酮(C5H8O2)，持续搅拌2 h，得到约0.15 mol/L的Ce离子前驱体溶液。量取0.5 mL钛酸异丙酯(C12H28O4Ti)溶解到乙醇中，待充分混合后，滴入稀硝酸(0.1 mol/L HNO3)，持续搅拌3 h，得到约0.15 mol/L的Ti离子前驱体溶液。将两者静置24 h后，各取5 mL前驱体溶液混合在一起，获得同时含有Ce离子及Ti离子的前驱体溶液。使用旋涂仪(12A-88EFREL)将前驱体溶液旋涂至FTO/SiO2玻璃基底上，转速为3000 r/min。旋涂完成后将样品放入高温加热炉(KSL-1200X-J)中550 ℃条件下保温30 min，得到CTO阻变层。

1.3 Al/CTO/FTO器件的表征方法

通过型号为Bruker D8的掠入射X射线衍射仪(GIXRD)研究CTO薄膜的相组成和晶体结构。采用扫描电子显微镜(SEM, JEOL JCM-7000)对薄膜表面进行形貌观察。采用X射线光电子能谱仪(XPS, ESCALAB 250Xi)确定薄膜中元素Ti，Ce及O的化学价态。使用低噪音半导体测试仪(Keysight 2901A)对所有器件进行I-V测试，匹配的钨探针尖端直径约为50 μm，测试过程中FTO接地，电压施加在Al电极上。

2 结果与分析

2.1 CTO阻变层成分与结构表征

图1(b)为溶胶凝胶法制备的CTO阻变层的XRD图谱，展示了2θ为20°～82°范围内的所有峰。通过XRD卡片(JCPDS No.33-1381)得出(211)，(420)和(004)晶面分别对应于33.6°，61.3°和65.7°，此物相为TiO2锐钛矿相。通过XRD卡片(JCPDS No.49-1415)得出(222)，(044)和(844)晶面分别对应于26.3°，43.9°和80.7°，此物相为CeO2-x，与先前研究的CeO2-x的峰位一致[25]。(200)，(211)和(220)晶面代表的SnO2峰是由底电极FTO引入产生的[26]。

对CTO阻变层进行XPS表征，并通过高斯拟合分别对光谱中的峰进行拟合。图1(c)为Ce3d的XPS拟合光谱，Ce4+的结合能峰值位于915.15 eV和896.87 eV，Ce3+的结合能峰值位于899.37 eV和882.07 eV，其余峰位代表卫星峰，与报道中的Ce3d结合能峰值相符[20]。图1(d)显示Ti2p的两个结合能峰位，Ti2p3/2的结合能位于456.11 eV，Ti2p1/2的结合能位于461.81 eV，自旋轨道分裂为5.7 eV[27]，表明Ti的主要氧化状态为Ti4+。图1(e)，(f)为CTO阻变层和CeO2阻变层中O1s的XPS拟合，O1s谱由两个峰组成，图中峰位的偏差可能是由于生成的氧化物不同所导致的。低结合能的峰位与薄膜中生成的氧化物(TiO2，CeO2)有关，高结合能峰位代表薄膜中存在的氧空位(OV)[28]。图1(e)，(f)中的插入表为两个峰的峰面积占比，引入Ti离子后，薄膜中氧离子占比从73.64%下降到61.33%，氧空位占比从26.36%上升至38.67%。这说明薄膜中掺杂Ti离子能够提高氧空位的浓度。由于CeO2的多重氧化状态(+3和+4)，其本身的弱多晶性质可能导致晶格应变产生，引发两种氧化状态之间的相互转化，使得部分Ce离子以+3价存在，研究表明，该条件下Ce3+约占13%[29]。因此CeO2的化学计量比降低，进而形成CeO2-x。CTO薄膜表面形貌图如图2(a)，(b)所示。薄膜表面存在均一致密的晶粒，结晶的质量较好。晶粒的不规则生长为薄膜表面提供了一定的粗糙度，这可以增强电极与薄膜的附着力，促进电极与薄膜的紧密结合。图2(c)为Al/CTO/FTO夹层结构器件的TEM图，由Al，CTO，FTO三部分构成，CTO层的厚度约为260 nm。图2(d)为CTO层的高分辨形貌，CTO层呈现出多晶态。

图2 CTO薄膜表面形貌和Al/CTO/FTO器件的TEM图(a)低倍微观形貌；(b)高倍微观形貌；(c)Al/CTO/FTO夹层结构的TEM图；(d)CTO层的高分辨图像Fig.2 Surface morphology of CTO films and TEM images of the Al/CTO/FTO device(a)low magnification microscopic topography；(b)high magnification microscopic topography；(c)TEM image of the Al/CTO/FTO sandwich structure；(d)high-resolution image of the CTO layer

2.2 旋涂层数对Al/CTO/FTO器件电学性能的影响

图3为不同CTO层数下Al/CTO/FTO器件的直流扫描I-V曲线。可以看出，器件的原始状态为HRS，当正向扫描电压增大到一定程度后，电流突然增大，器件由HRS转变为LRS。随后施加负向扫描电压后，器件又从LRS转变为HRS。基于氧空位的阻变器件通常需要初始化过程产生氧空位形成导电细丝进而使器件由初始高阻态转变为低阻态，本研究中所制备的器件均无初始化过程，这主要是由于所制备的CTO薄膜本身具有较高的氧空位浓度，如XPS检测结果图1(e)中的插表所示。此外，I-V测试表明当阻变层膜厚进行变化时，CTO器件的I-V曲线随膜厚的增大由“数字型”变为“模拟型”。

图3 不同CTO层数下Al/CTO/FTO器件的I-V曲线(a)5层；(b)10层；(c)15层；(d)20层Fig.3 I-V curves of Al/CTO/FTO devices with different layers of CTO(a)5 layers；(b)10 layers；(c)15 layers；(d)20 layers

通过分析I-V曲线可以发现，CTO器件的开关比随着CTO旋涂层数的增加而减小。当读取电压为-0.5 V时，器件的开关比随旋涂层数的增加依次为141.2,139.2，47.1和25.8。进一步观察发现四个器件在低阻态时的电流值趋势几乎相同，最大值的数量级约为10-1。而高阻态的电流值趋势随CTO层数的增加呈增大的趋势。一般认为，薄膜厚度的增加会使载流子传输的距离增大，导致薄膜的电阻增大，高阻态的电流会相应地减小。本研究中高阻态电流增大预示CTO薄膜内部的氧空位浓度可能随着薄膜厚度的增大而增大，这是由于较厚的CTO薄膜在热处理过程中产生了温度梯度，热处理时结晶不完全，薄膜内部存在更多的氧空位，导致CTO膜厚增大时氧空位浓度也随之增大。氧空位的增多会增加载流子的传导途径，导致HRS的阻值下降。

图4(a)为Al/CeO2/FTO器件的I-V曲线。与CeO2器件相比，CTO器件的电压运行区间(+3～-4 V)整体大于CeO2器件的运行电压区间(+1.5～-3 V)，CTO器件的LRS电流整体也大于CeO2器件，但是CTO器件的开关比大于CeO2器件。此外，CeO2器件的I-V曲线与薄膜厚度并无明显的相关性，均呈现“模拟型”。图4(b)为5，10，15层CTO器件的循环特性，发现随着CTO薄膜旋涂层数的增加，器件循环次数也有所增加，但器件运行数次后均在HRS失效。这可能是Reset过程中施加的电压(-4 V)较高，器件在运行几次后，导电细丝产生了较大的缺口，难以复原[30]，导致CTO厚度小的器件在HRS下失效。为了验证此推断，提高了5层CTO器件的正向扫描电压(+3 V→+4 V)，如图5所示。发现升高Set电压后，器件又回到了LRS，这说明过高的Reset电压确实对导电细丝造成了损害，导致器件失效。因为较薄CTO层的器件内部氧空位总量较少，导致了循环过程的不稳定性。即使通过升高正向电压对失效的器件进行修复后，器件仍然在循环数次后发生失效。10层、15层CTO器件在提高正向扫描电压后，均重现了阻变过程，但循环性能依旧较差，而20层CTO器件具有较好的循环特性，且开关比大于10，符合存储器数据识别的要求，与Al/CeO2/FTO器件相比，CTO器件的循环特性变好，如图4(c)所示。对不同CTO器件的循环特性进行对比，可以发现，CTO厚度在调控器件阻变过程中具有关键作用，厚度增加，氧空位总量增加有利于提高器件的稳定性。图4(d)为CTO器件的保持特性，可以看出器件的HRS和LRS在高达104s的情况下没有表现出退化。

图4 Al/CeO2/FTO器件的电学性能及Al/CTO/FTO器件的循环特性和保持特性(a)Al/CeO2/FTO器件的I-V曲线；(b)5层，10层和15层CTO薄膜器件的循环特性；(c)20层CTO薄膜器件与Al/CeO2/FTO器件的循环特性；(d)20层CTO薄膜器件保持特性Fig.4 Electrical characteristic of Al/CeO2/FTO device, endurance and retention characteristic of Al/CTO/FTO devices(a)I-V curves of Al/CeO2/FTO devices；(b)endurance characteristic of 5 layers, 10 layers and 15 layers CTO thin film devices；(c)endurance characteristic of 20 layers CTO thin film device and Al/CeO2/FTO device；(d)retention characteristic of 20 layers CTO thin film device

图5 Al/CTO(5层)/FTO器件提高正向扫描电压后的直流扫描I-V曲线Fig.5 DC scanning I-V curves of Al/CTO(5 layers)/FTO device after increasing the positive scanning voltage

2.3 Al/CTO/FTO器件的阻变特性分析

为了进一步阐明电阻转变机制，对不同CTO厚度器件正偏压下的数据进行线性拟合。不同CTO厚度的Al/CTO/FTO器件在正偏压下双对数轴I-V曲线如图6所示。通过对比所有的拟合曲线发现，器件在HRS下，电流响应表现出欧姆导电机制(斜率约等于1)、Child定律(斜率约等于2)及高电场下的快速传导(斜率远大于2)，符合空间电荷限制电流(space charge limited current,SCLC)传导机制[31]。电流密度-电压方程可表示为式(1)[32]。

图6 Al/CTO/FTO器件的lgI-lgV曲线(a)5层；(b)10层；(c)15层；(d)20层Fig.6 lgI-lgV curves of Al/CTO/FTO devices(a)5 layers；(b)10 layers；(c)15 layers；(d)20 layers

(1)

式中：JSCLC，J为电流密度；q为基本电荷；ntotal为总导带态密度；μ为电子迁移率；NC为导带有效态密度；εs为低频(静态)介电常数；m为电子有效质量；V为电压；RS为串联电阻；h为CTO薄膜厚度。可以观察到CTO薄膜厚度增大时，载流子通过SCLC机制传导的电压持续减小。LRS下的导电性与欧姆传导机制较为一致。稳态电流密度-电场方程可以表示为式(2)[32]。

JΩ=qμn0ξ

(2)

式中:JΩ为稳态电流密度;n0为平衡自由电子浓度;ξ为电场。

为了区分导电细丝以及确定势垒存在的位置，对Al/CTO界面及CTO/FTO界面进行电学测试。图7(a)，(b)分别为HRS下Al/CTO界面及CTO/FTO界面的I-V曲线，可以看出，CTO层数为5，10层时，Al/CTO界面的电流与电压呈线性关系且无明显差异，而当CTO层数变为15，20层时，Al/CTO界面的电流与电压呈非线性关系，且正负偏压下电流不对称，这说明CTO层数的增加会导致Al/CTO界面出现肖特基势垒。而CTO/FTO界面处电流不受CTO层数的影响，5，10，15及20层CTO器件的I-V曲线几乎完全重合且电流与电压呈线性相关，说明CTO/FTO界面为欧姆接触。随后又继续测试了LRS下的导电情况，Al/CTO界面与CTO/FTO界面处均为欧姆接触。进一步探究不同层数器件出现的整流现象，在±0.5 V下读取各个器件高低阻态的电流，整流比(负偏压下的阻态/正偏压下的阻态)的变化趋势如图7(c)所示。图7(d)为四个器件的工作电流随时间的变化曲线，通过施加相同步长扫描电压后得到，可以看出，正负偏压下的电流具有不对称性。高低阻态下的整流比变化趋势不同，LRS的整流比接近1，与CTO薄膜厚度关系无关；HRS的整流比从1.30上升至2.88，随CTO薄膜厚度的增大呈递增趋势。通过分析，可以初步确定LRS是由导电细丝导通所致，而HRS下的导电机制受到势垒控制。

图7 Al/CTO/FTO器件的导电性分析(a)Al/CTO界面的I-V曲线；(b)CTO/FTO界面的I-V曲线；(c)不同CTO厚度器件的整流比；(d)不同CTO厚度器件瞬态特性的电流变化Fig.7 Conductive analysis of Al/CTO/FTO devices(a)I-V curves of Al/CTO interface；(b)I-V curves of CTO/FTO interface；(c)rectification ratio of devices with different thicknesses of CTO；(d)current variation in the transient characteristics for devices with different thicknesses of CTO

2.4 Al/CTO/FTO器件的阻变机制

为了进一步探究Al/CTO界面处存在的导电性差异，对界面处进行TEM表征。图8(a)为Al-CTO界面的TEM形貌，可以观测到Al电极与CTO层之间层次分明。根据标准氧化物生成自由能，CeO2，TiO2，Al2O3生成自由能分别为-1024，-888.8，-1512.4 kJ/mol。可以看出，Al金属电极更容易结合CTO层中的氧，生成稳定化合物。顶电极Al会吸取CTO薄膜中的氧离子，在Al/CTO界面生成AlOx层。已有相关研究表明Al与氧化物阻变层之间会形成AlOx层[33-34]。图8(b)为图8(a)中白色方框区域的高分辨图像，可以观测到Al与CTO薄膜之间存在中间层。通过对该区域进行元素面扫分析，界面处Al元素及O元素分布如图8(c)，(d)所示。可以看出，Al元素的颜色变浅，而相应位置O元素的颜色变深，且O元素与CTO层之间有一定的界限，表明Al/CTO界面处生成了Al元素与O元素的结合产物，这进一步证实了AlOx层的存在。AlOx层的形成使得Al/CTO界面处的氧空位增多，AlOx层与CTO阻变层中都存在氧空位，这为导电细丝的形成提供了必要条件。

通过以上分析，提出了Al/CTO/FTO器件的阻变模型，并对不同CTO薄膜厚度器件的阻变机理作出解释。根据Kim等的研究，AlOx层具有较大的Eg(7.1 eV)，AlOx层的生成会使器件产生Al/AlOx界面肖特基势垒[35]，如图9所示。

图9 Al/CTO/FTO器件的阻变机理示意图(a)低AlOx厚度下的正偏压状态；(b)低AlOx厚度下的负偏压状态；(c)高AlOx厚度下的初始状态；(d)高AlOx厚度、施加正偏压时，氧空位导电细丝的建立并被填充；(e)高AlOx厚度、施加正偏压时，氧空位填充完毕；(f)高AlOx厚度下的负偏压状态Fig.9 Schematic diagram of resistance switching mechanism of Al/CTO/FTO device(a)positive bias state at low AlOx thickness；(b)negative bias state at low AlOx thickness；(c)initial state at high AlOx thickness；(d)when positive bias is applied at high AlOx thickness, oxygen vacancy conductive filaments are established and filled；(e)oxygen vacancies are filled when positive bias is applied at high AlOx thickness；(f)negative bias state at high AlOx thickness

对于5层CTO器件，当正偏压施加到Al电极时，氧空位会向FTO底电极快速迁移，氧空位导电细丝会很快形成，器件从HRS切换至LRS。导电细丝的形成使得顶电极与底电极之间为欧姆接触，如图9(a)所示。当向Al电极施加负偏压时，氧空位向顶电极迁移，导电细丝断开，器件将从LRS切换至HRS，导电细丝断开的位置应位于CTO阻变层内部，如图9(b)所示。LRS下导电细丝在CTO阻变层中生成却并没有贯穿AlOx层，由于生成的AlOx层较薄，厚度小于载流子跳跃的距离，载流子会隧穿过AlOx层，导致器件两个上下电极之间为欧姆接触。所以LRS不会表现出整流现象，而HRS下，导电细丝断开，器件受到Al/AlOx界面低肖特基势垒作用，使整流比达到1.30。

对于10层CTO器件，低阻态下整流比约等于1，这也是由顶电极和底电极之间的欧姆接触造成的，机理与5层CTO器件类似。而HRS的整流比上升至1.72，这是由AlOx层厚度增大导致的。AlOx层在10层CTO器件中增厚，但仍小于载流子隧穿极限。LRS下导电细丝导通，HRS下导电细丝断开，此情况下，载流子隧穿过AlOx层的概率会减小，导致HRS的整流比有所上升。

对于15层、20层的CTO器件，由于CTO层数增加，膜厚也相应地增大，导电细丝的形成过程需要较长的时间和较大的驱动力，在电场作用下CTO层的增厚可以提供更多的O2-向顶电极迁移，导致AlOx变厚，电子很难再隧穿过AlOx层，同时氧空位向底电极迁移在CTO基体内将会形成导电细丝，如图9(c)所示，因此电场将作用在AlOx基体上并产生强电场力，在电场力的作用下氧空位导电细丝会从CTO基体延伸至AlOx层中，同时从底电极FTO注入的电子将填充部分氧空位，如图9(d)所示。随着正向电压的增大，注入的电子增多，氧空位被全部填充，随后注入的电子成为自由电子，使得器件由HRS转变为LRS，如图9(e)所示。导电细丝的形成使得顶电极和底电极与CTO的接触都变为欧姆接触，这导致LRS的整流比仍接近1。当顶电极接负偏压时，填充氧空位的电子逐渐被释放，同时导电细丝从AlOx层到CTO层逐渐断开，器件由LRS转变为HRS，如图9(f)所示。当器件处于HRS时，Al/AlOx界面会出现肖特基势垒，电子很难再继续隧穿较厚的AlOx，此时Al/AlOx界面的肖特基势垒将主导器件HRS下的导电性。这导致HRS负偏压下的阻值高于正偏压下的阻值，因此15层、20层CTO器件整流比进一步上升至1.93,2.88。以上分析表明，当CTO器件增厚至15层、20层时，导电细丝的形成和电子的填充过程是一个逐步形成的动态过程，因此电流的变化不具有突变性，器件表现出渐变的模拟特性。

器件的阻变机理会受到CTO厚度的影响，器件的导电性会随着AlOx层的增厚而改变，5,10层CTO器件由于较薄的CTO层，导电细丝可以快速地形成，器件导电性受氧空位导电细丝主导，生成的AlOx层较薄，电子可以隧穿AlOx层，因此器件在高低阻态下都不具有明显的整流特性。15，20层CTO器件生成的AlOx层厚度增大，电子很难再继续隧穿，导电机制为缺陷对载流子的捕获/释放机制，同时受氧空位的迁移过程影响，器件在HRS时表现出一定的整流特性。

3 结论

(1)通过溶胶凝胶和旋涂工艺制备了不同CTO厚度的Al/CTO/FTO阻变器件，所制备的器件均具有双极性阻变行为，且所有器件均无初始化过程。

(2)随着CTO薄膜厚度的增大，器件由“数字型”逐渐转为“模拟型”, LRS的电流大小和变化趋势基本不变，而HRS的电流呈整体增大的趋势且整流比升高。当CTO薄膜厚度低时，导电机制主要由导电细丝的形成和断开控制，器件表现为“数字型”阻变行为，CTO薄膜厚度大于一定尺寸后，导电机制为缺陷控制的空间电荷限制电流，器件表现为“模拟型”阻变行为，Al/CTO界面生成的AlOx层是导电机制变化的根本原因。