基于AD9854的中频信号正交解调设计

孙慧玲，陈宝锭，陈华宝，李清波

（淮阴师范学院，江苏 淮安 223300）

基于AD9854的中频信号正交解调设计

孙慧玲，陈宝锭，陈华宝，李清波

（淮阴师范学院，江苏 淮安 223300）

本文提出了一种中频信号解调的实现方案.设计采用FPGA为核心，控制AD9854产生1-70MHz信号，通过AD603为单元的程控衰减电路，调整幅度，为中频信号正交解调提供两路正交信号.并且可以基于FPGA芯片通过VHDL设计科斯塔斯（costas）锁相环对信号进行载波跟踪.

正交解调；直接数字合成(DDS)；数控振荡器(NCO)；载波同步

1 引言

宽带雷达的发射信号相对带宽一般在1%到25%之间，一些先进的高分辨率成像雷达更要求发射信号相对带宽大于10%.宽带雷达必须采用宽带发射信号和相应的信号处理技术.正交解调和脉冲压缩处理仍然是宽带雷达各种信号处理时的首要环节，以及通过进一步处理与变换而获取目标的有关特征，并对目标进行识别或分类的处理基础.宽带雷达的直接解调沿用了窄带雷达直接解调的处理流程，属于经典的正交解调技术.当前,中频正交解调法应用广泛.理论上,任何调制方式的中频信号均可使用正交解调,依据调制方式的不同恢复原信号.输入的中频信号通过模拟乘法器分别和两路正交的中频载波信号相乘实现输入信号在频域的搬移,然后通过模拟低通滤波器得到I(inphase,同相)和Q(quadrature,正交)两路基带信号,从而实现信号的下变频搬移和得到两路正交信号.

2 正交解调的原理

本文在模拟域对中频信号利用正交基带变换原理进行正交解调，其目的是去掉调制信号中的载频，将信号变到零中频(基带).中频信号通过带通滤波器后分成两路信号分别进行处理.本振信号也分成两路，对其中一路进行90度相移，得到与另一路正交的信号.这两路本振信号分别与两路中频信号进行运算，得到两路正交的信号，即I路和Q路信号，紧接着对这两路正交信号进行A/D转换，得到数字域的I/Q信号，再根据具体的调制信息进行相应的解调，得到所需的基带信号.本文实现正交解调的模型如图1所示[1].

图1 正交解调实现模型

一个载频的实调制信号可以表示为：

上式的复信号变换式为：

其中a(t)为信号的幅度，ωc为载波的角频率，ø (t)为初始相位.

正交解调后的得到的基带信号为：

其中XI(t)=a(t)cos(ø(t)),XQ(t)=a(t)sin(ø(t)).分别为基带信号中的同相和正交两个分量，根据XI(n)、XQ(t)，通过A/D采样转换为数字信号XI(n)、XQ(n)，就可以对各种调制样式进行解调.调幅(AM)解调:(n)，调相(PM)解调:arctan，调频(FM)解调：ø(n)-ø(n-1)=f(n).

3 正交解调系统设计与实现

实现正交解调对本振信号的产生有两方面的要求：首先要求本振和信号载波同频同相，否则正交解调后的信号会产生频差和相差，不利于信号恢复；其次要求两个本振信号cos(ωct)和sin(ωct)完全正交，否则由I、Q两路信号恢复原信号时会产生虚假信号.本文利用科斯塔斯（costas）锁相环对信号进行载波跟踪，消除正交解调后的信号产生的频差和相差；本文利用FPGA控制AD9854芯片，同时产生两路正交信号.

3.1 DDS技术

DDS技术是根据奈奎斯特采样定律，在时钟频率即采样频率不变的情况下，通过改变相位累加器的频率控制字来改变相位增量.相位增量不同，一个正弦周期内的采样点数不同.通过相位的改变来实现频率的改变，输出频率计算公式为f=ΔP/(2π× Δt)=(ΔP×fCLK)/2π.其中ΔP为相位变化，ω为角频率，Δt为时钟周期，fCLK为时钟频率.由于N位相位累加器对2π进行量化，得f=(WFC×fCLK)/2N，其中WFC为频率控制字，取值为0～2N-1.

3.2 AD9854

AD9854有五种工作模式.分别为Single-Tone (Mode000)、FSK(Mode001)、RampedFSK(Mode 010)、Chirp(Mode011)和BPSK(Mode100)，模式选择可在控制寄存器里进行修改.对0X1F[7:0]中的1-3位进行合理赋值[2].

AD9854片内有PLL可实现对参考频率4～20倍频，倍频后工作频率高达300MHz.当工作频率为300MHz时，频率分辨率为1×10-6Hz，频率转换时间最小值为6-7ns.本文使用40MHz有源晶振输入，对寄存器地址0X1E赋值0x04，PLL小于200MHz，不旁路PLL，4倍频，系统频率高达160MHz.

双频率控制字，字长48位；WFC=(f×2N)/fCLK=f× 248/(1.6×108).算出来的频率控制字转为2进制.对寄存器地址0X0A－0X0F赋值，0X0F为最低八位控制字.

双相位控制字，字长14位.第一相位控制字的寄存器地址0X00、0X01，第二相位控制字的寄存器地址0X02、0X03，其中0X01、0X03为低七位控制字.为了实现输出两路正交信号，即相位相差90度.将0X00、0X01、0X03赋值为0X00，0X02赋值为0X10.

2个最大300MSPS的高速12位DAC(digital—analoyconverter)，可以输出I路和Q路正交信号，可以方便应用于调制和解调系统中.2个DAC都是差分电流型输出，输出幅度值由56管脚RSET电阻决定，最大输出20mA，都可以实现频率、幅度和相位的独立控制.

3.3 AD603

AD603是美国ADI公司的专利产品，是一种具有程控增益调整功能的芯片.它是一个低噪、带宽可达90MHz增益可调的集成运放，由于要输出1MHz-70MHz正交信号，可将AD603DE5脚和7脚短接，通过FPGA控制VG在-0.5V～0.5V变化，实现-10dB～30dB增益.

3.4 数字costas锁相环

正交解调时，接收端需要提供一个与发射端调制载波同频同相的相干载波，这个相干载波的获取就称为载波提取或载波同步.为了适应多种调制方式，本文基于FPGA上VHDL采用设计锁相环路,具有设计灵活、修改方便和易于实现的优点.它的跟踪频率带宽可以更改,这样就能根据不同的情况最大限度地、灵活地设计环路.costas环主要由数控振荡器、低通滤波器、鉴相器及环路滤波器组成.输入的信号与I、Q两路基带信号相乘，经过低通滤波器后，高频分量被滤除.经过乘法鉴相器即得瞬时相位误差信号，通过环路滤波器.环路滤波器的截止频率很低，只允许近似直流的信号通过，相位误差信号尽可能小，误差信号控制vco输出频率和相位使其和输入载波的频率相位一致,进行载波跟踪[3、4].

4 结束语

本文对一种中频信号解调的实现方案进行了研究.设计采用FPGA为核心，控制AD9854产生I/Q解调信号，通过AD603为单元的程控衰减电路，调整幅度，通过模拟乘法器相乘实现输入信号在频域的搬移.并且利用科斯塔斯（costas）锁相环对AD采样得到的数字信号进行载波跟踪，消除正交解调后的信号产生的频差和相差.

〔1〕叶金来,黄洁,江桦.中频信号正交解调原理与实现[J].福建工程学院学报，2004,2(2):172-175.

〔2〕陶益,凡唐慧,强黄勋.基于AD9854的信号发生器设计[J].微计算机信息，2006,22(5):241-243.

〔3〕李波,李玉柏，彭启琮.在FPGA中用costas环实现载波同步和数字下变频 [J].信息通信，2006（2）:22-25.

〔4〕苏洲，冯全源，俞卫中.基于FPGA的全数字Costas环的设计与实现[J].微电子学与计算机，2013，30(7)：72-77.

TN763

A

1673-260X（2014）03-0068-02

淮安市科技支撑计划项目（HAG2010068）；江苏省高等学校大学生创新创业训练计划（201310323009Z）