基于FPGA 的小型化微波发射系统设计*

2021-03-23沈学静张会新梁永刚

电子器件 2021年1期

杨凯，沈学静，张会新*，梁永刚

(1.中北大学电子测试技术重点实验室，山西太原030051；2.首都航天机械有限公司，北京100076；3.中国人民解放军68216 部队，北京100076)

随着空间技术和飞行技术的飞速发展，正确且有效地将飞行器的速度、位置、姿态等飞行状态发送到基站，有助于飞行器稳定地工作[1]。微波发射机作为航天测控系统的核心部件，其技术发展水平直接影响着航天测控系统的发展。目前，微波发射机的主要研究方向主要是小型化、低功耗、高效率的数据传输。

本文设计了一款基于FPGA 的微波频段发射机，采用软件无线电技术，通过对数字信号的矢量正交调制，对信号进行直接上变频处理，最终实现小型发射机的研制，该发射机具有良好的通用性，可以在很宽的频带内选择载波频点。

1 系统整体设计

本系统在设计时设定了以下几点目标:(1)设计合理，具有通用性并且维护简单；(2)系统满足小型化要求；(3)满足设计时要求的各项技术指标:发射机发射的微波信号频率小于5 GHz，功率小于12 dBm。

本次设计的发射系统总体结构如图1 所示。

图1 系统总体结构图

主要由数字基带模块(编码、调制)、本振模块、上变频模块、天线组成。 FPGA 先对数字信号进行串并转换输出两路基带信号I(t)和Q(t)，然后与本振信号进行零中频的上变频处理，输出的微波信号再经由滤波和放大，最后由天线发射出去。其中采用正交调制器完成调制和上变频两个步骤，满足了了小型化的要求。

2 系统硬件设计

2.1 数字基带模块设计

本模块利用软件无线电原理，实现电路的数字化，运用可编程技术对基带信号实现码元变换，极性变换，成形滤波等处理，最后得到两个相位相差π/2的分量，再将数字信号通过DAC 得到模拟QPSK 基带信号。

AD9779 是一款采样速率高达1 Gsample/s，数据宽度为16 bit，高集成度内插式双通道数模转换芯片，能够发生最高达奈奎斯特频率的多载波[2]，可以对正交调制的复数数字调制以及增益与失调补偿方面进行优化设计，并且输出与模拟正交调制器可以无缝连接[3]。如图2 所示为DAC 与正交调制器的接口电路原理图。

图2 DAC 与正交调制器的接口电路

2.2 数字本振模块设计

本模块设计要求为输出频率4 000 MHz，相位噪声在100 kHz 带宽处≤105 dBc。为满足小型化的要求，数字本振模块使用ADI 公司的ADF4106，其具有整数分频频综、归一化相噪基底为-223 dBc/Hz，功耗较低的优点，是一款性能优良的集成数字锁相环频率合成器，再利用环路滤波、压控振荡器可以形成一个完整的锁相环电路[4]。

使用ADI 公司的ADISimPLL 软件可以对锁相环路进行环路滤波器的仿真设计。设定参考晶振10 MHz，鉴相频率1 MHz，输出频率4 000 MHz。压控振荡器使用ZComm 公司的V844ME05，环路滤波器使用3CZR 结构，相位裕量取45°，并且环路的带宽设计决定了锁相环校正相位误差的速度。

如图3 所示为设计的PLL 的电路原理图，本模块以此为依据，进行PLL 电路的PCB 设计。

图3 PLL 电路原理图

表1 所示为所生成原理图中不同频率下各个部分所产生的相位噪声，其中Freq 表示频率，单位是Hz，total 为总体相位噪声，VCO 为压控振荡器的相位噪声，Ref 为参考晶振相位噪声，Chip 为芯片相位噪声，Filter 为滤波器的相位噪声，噪声单位为dB，可以看出，满足设计要求。

表1 相位噪声表

2.3 上变频模块设计

为了满足小型化要求，本模块上变频电路选用ADI 公司推出的一款频率覆盖400 MHz ～6 GHz 范围的宽带正交调制器实现直接上变频设计。ADL5375 需要输入一路单端的本振LO 信号，和两路差分基带信号，本振LO 信号分离为两路幅度相等，但刚好有90°的相位差的正交信号，这两路信号会同时输入到片内两个混频器，再将这两个混频器的输出相加，可以得到IQ 上变频调制的单端50 Ω输出信号[5]。图4 为ADL5375 的基本连接电路。其中DSOP 引脚为高电平时，芯片内部输出开关断开，无输出射频信号；为低电平时则相反。输出信号受控制，增强了电路的智能化。另外，在布线时，应尽量保证两路差分对对称，走线长度一致，降低两路失调的概率。

图4 正交调制电路

2.4 放大电路设计

发射通道的射频放大器用于放大正交上变频之后的射频信号。为使放大电路工作于线性放大状态，选择放大器时，要求Pin，1dB＞0 dBm。考虑到放大电路后级有射频走线、合路器、射频接口等因素引入的信号插损，为获得指标要求的10 dBm 的输出信号功率，放大器增益必须留有余量。

本模块射频发射前端电路选择Hittite Microwave公司的功率放大芯片HMC326MS8G。 HMC326MS8G是一种基于双极性异质结晶体管技术的MMIC 射频放大器，其工作频率处于3.0 GHz～4.5 GHz，饱和输出功率26 dBm，功率附加效率(μPAE)40%以上，典型输出压缩点Pout，1dB为23.5 dBm，可提供增益G ＝21 dB，并设有增益控制引脚。

由式(1)可得，HMC326MS8G 的输入压缩点Pin，1dB为2.5 dBm 左右。虽然高于输入0 dBm 的输入信号，但是输入功率接近Pin，1dB，器件非线性特性增强，干扰增多。为此，需要在放大器输入端增加一π型电阻衰减器，并且考虑阻抗匹配问题，电路如图5所示。

已知HMC326MS8G 内部已集成部分信号匹配电路，芯片外围只需连接较少的匹配器件，HMC326MS8G 的外围电路如图6 所示。

图5 π型电阻衰减电路

图6 放大器外围电路

3 系统软件设计

3.1 基带信号处理

本模块采用Spartan-6 系列FPGA 产生QPSK调制所需要的基带信号I(t)和Q(t)，本模块使用其内部集成的输入串并转换器原语，采用SDR 模式将1 bit 数据转换为2 bit 数据，图7 所示为仿真图。

图7 I(t)和Q(t)产生的仿真图

由FPGA 产生的两路基带信号I(t)和Q(t)需要经过数字滤波处理，再输出给正交调制器。其作用有两个，一个是平滑波形效果，提高频谱的利用率；一个是消除码间干扰(ISI)[6]。滤波器形式选用FIR 滤波器，n 阶FIR 滤波器输出公式如下:

式中:n 为滤波器的阶数，h(n)为滤波器的系数。 N表示将输入信号及其N-1 个输入信号输入滤波器做卷积运算，卷积运算是将输入信号先扩充为n 点数据，然后翻转，并与系数相乘，最后累加。通过MATLAB 仿真可以得到FIR 滤波器的系数，将得出的系数存储在coe 文件中，再导入到FPGA 的IP 核中，即可调用滤波器IP 核[7]。

3.2 数字本振控制模块

ADF4106 主要通过模式位的电平差异来使双模分频器有两种分频模数P 和P+1。 VCO 的频率计算方程式为:

式中:fVCO为本振模块输出频率；P 为双模分频器的预设模式；B 为13 位计数器(3～8 191)；A 为6 位计数器(0～63)；fREFIN为外部参考源；R 为参考源信号的分频比(1 ～16 383)[8]。根据指标要求，输出频率为4 000 MHz，相位噪声≤-115 dBc/Hz＠100 kHz。已知参考源频率为10 MHz，设定ADF4106 的各个参数如下:参考源信号分频比R 为10，分频模数P为16，分频比N ＝4 000，由N ＝BP+A，计算得出B ＝248，A＝32。因此，R 寄存器预设为000028h，N 寄存器预设为00f881h，F 寄存器预设为4008c2h。如图8 所示为送数时序。

图8 送数时序

3.3 正交调制模块

本模块采用QPSK 的调制方法，利用载波的四种不同相位(45°，135°，225°，315°)来表征输入的数字信息，调制器输入的数据是一组由数字基带模块发出的差分信号[10]。矢量分析图如图9 所示。可以看出，QPSK 中的一次调制能够传输2 个信息比特，这些信息比特都是由载波的这四种相位表征的。

图9 矢量分析图

由图可以看出:当输入的数字码元为“11”时，输出已调波形Acos(2πfct+π/4)，当输入的数字码元为“01”时，输出已调波形Acos(2πfct+3π/4)，当输入的数字码元为“11”时，输出已调波形Acos(2πfct+5π/4)，当输入的数字码元为“10”时，输出已调波形Acos(2πfct+7π/4)。