前端电路设计对ADC的SFDR影响

2020-11-26刘文政王德恒

舰船电子对抗 2020年5期

刘文政，王德恒

(中国船舶重工集团公司第七二三研究所，江苏扬州 225101)

0 引言

模数转换器(ADC)技术飞速进步，采样速率越来越高，带宽越来越宽，无杂散动态范围(SFDR)是其中的一项重要性能指标。SFDR衡量的只是相对于转换器满量程范围(dBFS)或输入信号电平(dBc)的最差频谱伪像，是转换器的主要性能指标之一，改善转换器的SFDR对提高转换器的性能具有很重要的作用。

在ADC电路设计时，采样时钟、电源以及前端电路设计是影响ADC性能指标的三大主要原因。时钟和电源设计时需根据指标选择符合要求的芯片，其质量一般取决于芯片本身的质量。而前端电路设计同样影响着ADC的SFDR性能，很多设计要点往往会被忽略。

本文重点分析了ADC的前端电路对SFDR性能的影响，并有效结合了TI的ADC12D1000的设计案例，提出了器件选型和设计的注意点，同时在软件上进行优化，对工程有一定的借鉴意义。

1 电路设计中SFDR的影响因素分析

在ADC中，SFDR指载波频率(最大信号成分)的均方根(RMS)幅度与次最大噪声成分或谐波失真成分的RMS值之比。SFDR是由系统动态范围决定的，如果输入信号超出了 ADC本身的线性度，则会严重影响动态范围，而限制系统动态范围的最大限制因素通常是二次和三次谐波失真[1]。

电路设计中，常规ADC 前端及外围模块组成如图1所示，模拟信号从SMA接插件输入后，经过差分驱动电路转为差分信号进入ADC，采样处理后输出数字信号。电源的噪声和纹波，采样时钟的抖动和谐波以及前端电路设计中产生的失衡等都会影响SFDR性能。

图1 ADC前端及外围模块组成

1.1 电源

ADC的供电一般分数字和模拟的部分，电压种类相对繁多。电源产生的噪声频率和纹波必定会存在，影响ADC的SFDR性能。本设计中输入为+12 V,先由开关电源转化为较低电压，再选用纹波更低的线性电源芯片产生相应的电压，电源布局远离模拟部分，同时做好电源管脚的滤波设计。

1.2 采样时钟

采样时钟的质量好坏直接会影响到 ADC性能，相位抖动是时钟的一个重要指标。时钟的抖动是指时钟编码过程中采样间的不一致性，会导致模拟输入信号的实际采样时间的不确定，影响采样输出频谱上的宽带噪声，从而降低 ADC 的噪声基底性能[2]。采样时钟的抖动一定会带来信噪比的降低，还会产生干扰杂散，从而影响ADC的SFDR指标。

本设计中采用TI的ADC12D1000芯片，采样时钟为1 GHz，在输入信号为1 500～2 000 MHz时，比如要求有效位数在8以上，根据以下公式可以推算出系统抖动的要求：

(1)

式中:tj表示系统抖动;Vin为输入信号的峰峰值;VFSR为ADC最大量程;N为有效位数;Fin为模拟输入最大信号频率。

系统抖动主要由时钟抖动和孔径抖动造成，其关系式为：

(2)

式中：tck表示时钟抖动；taj表示ADC本身的孔径抖动。

手册上可查询ADC本身的孔径抖动taj=0.2 ps。根据公式(2)可以算出时钟抖动tck最大不能超过0.23 ps，如果要求更高的有效位数，则要求时钟抖动得更小。因此需要对时钟芯片进行严格选型，选择时钟抖动性能符合系统设计的时钟芯片，尽可能降低系统的时钟抖动。

1.3 前端电路

为了具有良好的共模噪声抑制能力，高速ADC一般采用差分输入结构。如图2所示，前端电路并不是点对点的简单链路，前端电路包括SMA连接器、差分驱动电路、阻容网络以及传输线等。传输路径阻抗不连续和元件本身特性带来的失衡都会造成信号失真，从而影响ADC的SFDR 性能。

图2 ADC前端原理图

2 ADC前端电路设计

在采样率较高时，一般选择巴伦系统作为前端驱动器，能够更好地保持SNR和SFDR性能。本设计中，前端电路原理设计如图2所示，信号从SMA接插件进来后经过巴伦转成差分信号，再经过电容耦合后进入ADC。

巴伦选择主要考虑插入损耗、反射损耗、相位不平衡度、幅度不平衡度这几个技术参数。不同厂家、不同型号的指标均不一样，比如本次选用Mini公司的TC1-1-13 M，如表1所示，在不同频点各项技术参数存在明显差异，因此在巴伦选择的时候需要结合信号输入要求综合考虑巴伦型号。

2.1 阻抗不连续带来失衡

本次设计中，阻抗按照单端50 Ω、差分100 Ω来设计。从表1可以看到，巴伦的插入损耗和回波损耗随频率而改变，这会影响整个链路的阻抗。

插入损耗指信号输入时引起的损耗，具体为信号输入前后功率之比，计算公式如下：

表1 TC1-1-13 M的技术参数

(3)

式中：IL表示插入损耗；Z2表示实际阻抗；Z1表示理想阻抗。

比如输入信号在1 500～2 000 Hz时，LI在1 dB左右，Z1=50 Ω，可计算出Z2=56 Ω。

回波损耗指入射功率与反射功率之比：

(4)

式中：LR表示回波损耗；Z2表示输入端实际阻抗；Z1表示理想阻抗。

比如输入信号在1 500～2 000 Hz时，LR值在16 dB左右，Z1=50 Ω，可计算出Z2=36 Ω，选取的巴伦电压为1∶1，那差分端的阻抗为72 Ω。

同时前端SMA接插件的插入损耗和回波损耗、器件焊盘与传输线宽度的差别，都会造成阻抗不匹配，不可避免会带来信号失真的问题，从而降低SFDR的性能。因此在设计中，首先选择特性较好的SMA接插件，权衡各方面选择合适的巴伦，然后在布局时器件都在一面，传输线走表层，减少过孔的存在，尽量保证阻抗的连续性。比如采用隔层参考的方式，来使焊盘处的阻抗接近50 Ω。

2.2 信号相位不平衡

理想差分信号输出情况为：

Vout+=k1(Vin)+k2(Vin)2+

k3(Vin)3+…

(5)

Vout-=k1(-Vin)+k2(-Vin)2+

k3(-Vin)3+…

(6)

Vout+-VOUT-=2k1(Vin)+

2k3(Vin)3+…

(7)

理想情况下，式(7)中不存在偶次谐波，但实际情况却是非理想的，2路信号存在相位的不平衡，这样式(5)～(6)就会产生偶次谐波[3]。信号经巴伦差分转换时，由于自身特性会产生不平衡(如图3所示)，差分对的一端会比另一端提前。

图3 巴伦信号转换示意图

比如本设计中主要采集1 500～2 000 MHz的信号，从图3中看出巴伦自身相位不平衡度在0.89～1.28°。同时，差分信号在传输过程中也会带来相位的失衡。产生的相位不平衡会导致基波信号谐波功率增加，从而恶化SFDR的性能。因此，必须根据输入要求，选取适合的巴伦，同时电容前后的差分传输线必须严格等长，尽量降低相位的不平衡。

2.3 信号幅度不平衡

差分信号采集系统前端的另一不平衡是信号幅度不平衡，比如表1中，巴伦幅度不平衡度在不同的频点也不同，1 500～2 000 MHz的信号幅度失衡大概在0.29 dB～0.71 dB。另外传输路径上的阻抗不连续和电容失真等问题也会造成信号的失真，导致幅度不平衡变大。这会在后期快速傅里叶变换(FFT)计算SFDR值的过程中减小基波信号的全功率，从而降低 SFDR的dBc值。