解决集成电路漏电和中点电位异常的实例分析

邱静君

（无锡华润矽科微电子有限公司，无锡214000）

解决集成电路漏电和中点电位异常的实例分析

邱静君

（无锡华润矽科微电子有限公司，无锡214000）

集成电路(IC)制造中，某些工艺的异常会使得相关的扩散区域产生缺陷，导致IC芯片性能异常，圆片中测低良。一款双极功放集成电路芯片,由于NPN管发射区缺陷，引起IC芯片漏电和输出端中点电位异常，导致中测低良。从电路原理出发，分析如何建立中点电位，推导中点电位与器件参数的关系。结合IC芯片漏电，分析了相关器件参数跟工艺的关系，通过对失效管芯进行解剖腐蚀，定位到管芯失效的原因是NPN管的发射区存在缺陷。通过将发射区磷SOD工艺改变为磷砷离子注入工艺，改善了工艺缺陷，解决了该产品的性能异常和中测低良率。

集成电路；漏电；中点电位；发射区；缺陷；磷；砷；原子半径

1 引言

IC圆片试验中，会遇到芯片性能异常和圆片中测低良现象。某个双通道功率放大集成电路[1]在试制前期，中测良率不稳定，低良严重时中测批良率仅55%左右。中测失效现象主要表现为芯片漏电和输出端中点电位异常。为解决问题，对异常原因进行了分析，找出失效机理，并通过工艺改进得以解决。

2 中测失效现象描述、分析及改进试验

2.1 中测失效现象

该款IC为双通道功率放大IC，前期中测良率在55%至90%间波动。对中测采集的数据进行分析，发现失效项主要是漏电偏大和输出端中点电位（简称中点或中点电位）随机变高或变低失效。表1是中测良率高、中、低典型批次的失效统计，可见如果去除了上述两项失效，则中测良率达到90%以上。

表1 中测良率高、中、低典型批次的中测情况

对不良品集中区域，随机连续测试10个管芯，以双通道中的通道1（对应PIN2）为例，9V电源下中点电位数据如表2（单位：V），波动明显。9V下理论中点4.5V，10个管芯3个超规范失效。

表2 连续10个管芯的中点测试数据

何种原因引起漏电和中点异常呢？需要分析中点跟器件参数的关系，以及芯片漏电、相关器件参数跟工艺的关系。先从中点的建立开始分析，以通道1输出端PIN2的电位V2为例。

图1 中点形成原理图

2.2 双通道功放电路的中点设置

该款IC中点形成原理图如图1，电路正常工作时，R18、R20、T22、T23 首先导通，然后通过 R21、T84(正常工作时T84不导通，其电流忽略)给T19、T20、T21提供基极电流。以Vcc=9V为例，仿真计算推导输出端PIN2电位V2与器件参数（NPN管的Hfe-npn、Vbe-npn）的关系。

T19给偏置模块供电，IcT19≈407.8uA。T20给消“POP”声模块供电，IcT20≈358.0uA。IcT21=（V9－VbeT21－VbeT27）/（R32+R33）≈265.1uA。IcT19、IcT20、IcT21数值为仿真计算数据。T19、T20、T21的基极电流之和Ib=(IcT19+IcT20+IcT21)/Hfe-npn≈1030.9μA/Hfe-npn。Hfe-npn表示 NPN 管 T19、T20、T21的放大，IcT19、IcT20、IcT21 分别表示 T19、T20、T21 的集电极电流，VbeT21、VbeT27 分别表示 T21、T27 的 be结正向压降，V9是SVR端PIN9的电位。

V9、Ib满足以下等式：

等式可变为：

则

T27、T29 面积比 4:2，R33、R49 电阻值比 100:200，T27、T29、R33、R49 组成一个比例为 2:1 的镜像电流源[2]，满足 IcT27：IcT29=2:1

通道1中点PIN2电位V2由IcT29在R5上的压降加上参考电位Vref形成（Vref恒定，仿真计算值0.703V，电流I=0.8uA忽略）：

式2表明中点电位V2受NPN管放大Hfe-npn和正向压降Vbe-npn影响。

该款 IC，Hfe-npn 规范 80～200，典型值 120，在Hfe-npn规范内V2跟Hfe-npn变化的关系如表3。可以看到，在Hfe-npn规范内，V2的变化范围在0.2V之内（－0.109～0.087）。变化曲线如图2

表3 中点电位跟Hfe-npn的关系

图2 中点电位跟Hfe-npn关系

NPN管的BE结正向压降跟结电流的关系△Vbe-npn=60(mV)logI2/I1，I1、I2表示流过be结上的电流。假设I2/I1=10，即电流增加10倍，△Vbe-npn变化60mV。可见一定范围内的电流变化对Vbe-npn影响很小，因此正常的Vbe-npn波动几乎不影响中点电位的高低。

2.3 对引起中点电位异常和漏电的分析

在式（2）中代入 Hfe-npn=120，VbeT22=VbeT23=VbeT21=VbeT27=0.74V（模型数据），得 V2=4.502V，设计的中点正好是Vcc的中心值。圆片测试结果，良品管芯V2也基本分布在4.5V附近。

何种原因导致了圆片中很多管芯漏电和中点异常呢？从式2可以看到，中点异常应该跟某个原因导致NPN管的Hfe-npn、Vbe-npn参数畸变有关，结合圆片中很多管芯漏电失效，分析认为可能跟工艺缺陷相关。于是，对失效管芯进行了表面腐蚀分析[3]，确认发射区存在大量“火柴棍”式缺陷[4]，如图3：

这种“火柴棍”式缺陷是生产过程中引入的二次缺陷（或称工艺诱生缺陷），也称为热氧化层错OSF[5]。众所周知，缺陷的存在会使载流子迁移率[6]下降，使PN结反向漏电流增加，造成器件漏电、反向软击穿等。发射区缺陷会使得NPN管的Hfe-npn、Vbe-npn发生畸变。这种缺陷随机发生，导致该款IC漏电以及中点电位随机变大或变小，致使管芯失效，圆片良率下降。

图3 发射区“火柴棍”式缺陷

2.4 发射区缺陷的机理分析和改善发射区缺陷的试验

氧化层错OSF的形成机理有多种解释，但大多数学者认为是无位错硅单晶中的间隙原子聚集成弗兰克位错环，在热氧化过程中弗兰克位错环向Si-SiO2界面发射空位，形成了热氧化缺陷。该产品工艺采用外加工产线的标准工艺，发射区采用SOD磷扩散，只有磷没有砷。查阅相关资料，硅原子半径[7]0.117nm，磷原子半径0.110nm。由于磷原子和本征硅原子的半径差异，存在间隙原子，当间隙原子达到临界值时，便凝聚成弗兰克位错环[8]。要消除这种缺陷，解决方法之一是在发射区磷扩散的同时掺入砷原子。砷原子半径0.118nm，跟硅原子半径接近且略大于硅原子半径，掺入砷原子可以缓解磷原子和本征硅原子间由于原子半径不匹配而产生的失配。将发射区SOD磷扩散工艺改为发射区离子注入工艺（同时注入磷和砷）进行试验。试验结果，发射区缺陷消失，圆片中测良率达到90%以上。

图4、图5是发射区SOD磷扩散芯片和发射区离子注入（磷和砷）试验芯片同时进行的缺陷腐蚀。

3 改进结果

改用发射区离子注入（磷砷）后，发射区缺陷消失，器件漏电减少，中点电位正常。表4是随机抽取改进后三批的中测良率、漏电失效和中点异常失效的数据。可以看到，漏电失效和中点异常失效明显减少，中测良率稳定在90%以上。

图4 发射区SOD磷扩散工艺缺陷

图5 发射区离子注入磷和砷，没有缺陷

改用发射区离子注入后随机抽1片采集中测数据，随机连续10个管芯的中点电位数据如表5，显示中点电位的分布集中在典型值4.5V附近，波动很小。

表4 改进后随机三批中率

表5 改进后连续10个管芯的中点测试数据

随机抽取改发射区前后各自连续14个批次的良率对比见图6，前14批采用发射区SOD磷扩散，后14批改用发射区离子注入（磷砷）工艺，中测良率提高了20%以上。

图6 改发射区离子注入前后中测良率比较

4 结束语

通过这个案例，说明了双极IC工艺中，发射区单纯磷扩散工艺存在热氧化层错OSF导致IC漏电和参数异常的风险，通过改变发射区工艺增加砷注入可改善此类缺陷。

[1]刘京南，王成华.电子电路基础［M］.北京：电子工业出版社，2006.Liu Jingnan，Wang Chenghua.Electronic Circuit Basis［M］.Beijing:Electronic Industry Press,2006.

[2]PAUL R.GRAY，PAUL J.HURST，STEPHEN H.LEWIS.模拟集成电路的分析与设计［M］.张晓林译.北京：高等教育出版社，2005.PAUL R.GRAY，PAUL J.HURST，STEPHEN H.LEWIS.Analysis and Design of Analog Integrated Circuits［M］.Zhang Xiaolin translation.Beijing:Higher Education Press,2005.

[3]张安康.微电子器件与电路可靠性［M］.北京：电子工业出版社，1994.Zhang Ankang.Microelectronic Devices and Circuit Reliability［M］.Beijing:Electronic Industry Press,1994.

[4]S.K.Ghandhi.超大规模集成电路工艺原理——硅和砷化镓［M］.章熙康,江绵恒,王璎等译.北京：电子工业出版社，1986.S.K.Ghandhi.The Process Pprinciple of VLSI-Silicon and Gallium Arsenide［M］.Zhang Xikang,Jiang Mianheng,Wang Ying et al translation.Beijing:Electronic Industry Press,1986.

[5]Stephen A.Campbell.微电子制造科学原理与工程技术［M］.曾莹,严利人,王纪民,等译.北京：电子工业出版社,2003.Stephen A.Campbell.Microelectronics Manufacturing Principles and Engineering Techniques ［M］.Zeng Ying，Yan Liren,Wang Jimin et al translation.Beijing:Electronic Industry Press,2003.

[6]浙江大学半导体器件教研室，晶体管原理［M］..北京：国防工业出版社出版,1980.Semiconductor Device Teaching and Research Office of Zhejiang University,Principles of Transistors［M］.Beijing:National Defense Industry Press,1980.

[7]施敏.半导体器件物理与工艺［M］.赵鹤鸣,钱敏,黄秋萍译.苏州:苏州大学出版社，2002.Shi Min.Semiconductor Device Physics and Technology［M］.Zhao Hemin,Qian Min,Huang Qiuping translation.Suzhou:Suzhou University Press,2002.

[8]金德宣,李宏扬.VLSL工艺技术--超大规模集成电路工艺技术［M］.石家庄：半导体技术.1985.Jin Dexuan,Li Hongyang.VLSL Technology-Large Scale Integrated Circuit Technology［M］.Shijiahzhuang:Semiconductor Technology,1985.

A Case Study of Solving Leakage Current and Abnormal Midpoint Potential in Integrated Circuits

Qiu Jingjun
（Wuxi China Resources Semico Co.,Ltd.,Wuxi 214000，China）

During the manufacturing process of integrated circuits(IC),sometimes certain processing anomalies can cause defects in the relevant diffusion region,which results in abnormal performance of IC chips and low yield of wafers.In the case study of a bipolar power amplifier IC chip,defects in the emitter region of NPN transistor cause leakage current and abnormal midpoint potential at output end，which results in low yield of wafers.It is introduced by a beginning of circuitous philosophy,followed with an analysis of procedurally establishing midpoint potential and deduction of the relation between midpoint potential and device parameters.Combined with IC chip leakage,it continues by analyzing the relation between manufacturing process and these device parameters,concluding that the chip failure results from defects of the emitter region in the NPN transistor through dissection and corrosion of the failed chip.Finally,defects are improved with changing the processing of the emitter region from P-SOD to ion implantation PAs,which solves the problem of abnormal performance and low yield.

Integrated circuits;Leakage of electricity;Midpointpotential;Emitter;Defect;Phosphorus;Arsenic;Atomic radius

10.3969/j.issn.1002-2279.2017.05.004

TN4

B

1002-2279-（2017）05-0012-04

邱静君（1963—），女，浙江台州人，高级工程师，主研方向：双极功率集成电路工艺设计。