基于PCI9056的高速数据传输板设计与方法

胡 强，杨晓昆，徐沛虎

（1.北京临近空间飞艇技术开发有限公司，北京100070；2.中国航天科工信息技术研究院，北京100070）

·大规模集成电路设计、制造与应用·

基于PCI9056的高速数据传输板设计与方法

胡 强1，杨晓昆2，徐沛虎2

（1.北京临近空间飞艇技术开发有限公司，北京100070；2.中国航天科工信息技术研究院，北京100070）

针对并行数据传输模式，提出了基于PCI9056的高速数据传输板设计方法、工作模式流程、测试验证等内容。测试验证结果表明，文中给出的设计方法是合理可行高效的，该设计方法可以应用于各种工业控制和通信等高速数据传输领域。

PCI总线；并行；高速数据传输；接口

1 引言

在并行数据传输领域，PCI总线[1]是一种快速并行总线，基于PCI总线的数据传输广泛应用于各种工业控制和通信领域。针对这一应用现状详细介绍了基于PCI9056[2]的高速数据传输板设计方法、工作模式流程、测试验证等内容。

基于PCI9056的高速数据传输板通过并行PCI总线与主机进行数据交换，PCI总线时钟工作在66MHz，PCI9056采用C Mode工作模式。

2 硬件设计

数据传输板主要由数据处理器[3]、逻辑译码控制单元[4]、数据存储单元[5]、PCI总线接口单元、信息输出单元以及电源和时钟管理单元组成。硬件组成功能框图如图1所示。

其中，数据处理器负责对板卡数据的处理和管理。逻辑译码控制单元完成对PCI总线接口单元关键信号的逻辑译码，数据存储单元建立板上数据缓存。PCI总线接口单元主要负责PCI协议的解读，PCI总线接口与本地总线的转换。信息输出单元完成对板上关键信息状态的输出。电源和时钟管理单元保障数据板卡工作所需的电源和时钟供给。

3 工作方式

系统上电之后，数据传输板的数据存储单元处于空闲状态。数据传输板通过PCI总线接收来自主机的原始数据包，数据包经过PCI总线接口单元（PCI9056）的本地总线存储至板上的数据存储单元中。

图1 基于PCI9056的高速数据传输板硬件组成功能框图

原始数据存储完毕后，逻辑译码控制单元给出中断信号通知数据处理器。数据处理器在中断处理程序中完成从数据存储单元中取数的操作[6]。

数据处理器对获取的原始数据进行相应的处理[7]（处理方法与具体应用相关），数据的关键状态信息通过信息输出单元对外输出，同时处理的结果数据通过数据总线存储至板上的数据存储单元。

结果数据存储完毕后，逻辑译码控制单元给出中断信号通知PCI总线接口单元。PCI9056通过PCI总线将中断信号转发给主机，主机响应中断，完成结果数据的读取。

4 数据处理传输测试

为了验证数据传输板的工作性能，编写主机数据测试程序[8]对数据传输板进行测试。

以PCIBAR2作为测试数据存储空间的映射基地址。

启动数据测试程序，主机数据测试程序界面如图2所示。

图2 主机数据测试程序界面

点击Initialization，主机首先进行初始化操作[9]，包括使能PCI总线地址到本地总线地址空间的Space 0的映射、设定数据传输的位宽、使能中断等等。

在图2中Transmit Data处设定测试数据包的大小。点击Trans Data，程序从预先产生的一批数据中截取设定数据包大小的原始数据量进行发送，并将此原始数据包保存至后台文件。

至此，完成一个数据包的循环测试工作，重复上述测试步骤，进行多个数据包的测试工作。

点击End PLX，关闭地址映射，禁止中断使能，结束测试工作。

调取后台文件，结合实际的数据处理方法对原始数据（发送数据）和结果数据（接收数据）进行比对，验证数据处理和传输的准确性。

图3 基于PCI9056高速数据传输板

基于PCI9056高速数据传输板实物如图3所示。

5 结束语

基于PCI9056的高速数据传输板总线时钟工作在66MHz，数据位宽设置为16bit。通过实际的反复测试，在主机与数据传输板之间的高速数据交换中，数据传输的准确率为100%，系统工作稳定、可靠。

基于此设计思路的高速数据传输板可以为各种工业控制、通信场合提供稳定可靠的高速数据传输服务。

[1]PLX Technology.PCI Local Bus Specification,Revision 2.3[EB/OL].(2001-10-31)[2017-03-12]http://www.plxtech.com

[2]PLX Technology.PCI 9056BA Data Book,Version 1.3[EB/OL].(2009-01-01)[2017-03-12]http://www.plxtech.com

[3]ANALOG DEVICES.ADSP-TS201 TigerSHARC Embedded Processor,Rev.C[EB/OL].(2006-12-01)[2017-03-12]http://www.analog.com

[4]XILINX.XC9500XL High-Performance CPLD Family Data Sheet V2.5[EB/OL].(2009-05-22)[2017-03-12]http://www.xilinx.com

[5]XILINX.XC95288XLHigh-PerformanceCPLDV2.1[EB/OL].(2007-04-03)[2017-03-12]http://www.xilinx.com

[6]ANALOG DEVICES.ADSP-TS201 TigerSHARC Processor Hardware Reference,Revision 1.1[EB/OL].(2004-12-01)[2017-03-12]http://www.analog.com

[7]ANALOG DEVICES.ADSP-TS201 TigerSHARC Processor Programming Reference,Revision 1.1[EB/OL].(2005-04-01)/[2017-03-12]http://www.analog.com

[8]JUNGO.WinDriver PCI/ISA/CardBus User’s Manual Version 10.00[EB/OL].(2008-01-01)[2017-03-12]http://www.jungo.com

[9]JUNGO.WinDriver PCI/PCMCIA/ISA Low-Level API Reference Version 10.00[EB/OL].(2008-01-01)[2017-03-12]http://www.jungo.com

Design and Method of High-Speed Data Transmission Board Based on PCI9056

Hu Qiang1，Yang Xiaokun2，Xu Peihu2
（1.Beijing Near-Space Airship Technology Development Co.,Ltd.,Beijing 100070,China；2.China Aerospace Science&Industry Academy of Information Technology,Beijing 100070,China）

The parallel data transmission is studied,A design method,working mode flow and test verification of high speed data transmission board is proposed based on PCI9056.The test results show that the design method given in this paper is reasonable and feasible,and the design method can be applied to the field of high speed data transmission such as various industrial control and communication.

PCIbus;Parallel;High speed data transmission;Interface

ata处显示主机收到的结果数据的数据包大小，同时程序将结果数据包保存至后台文件。

10.3969/j.issn.1002-2279.2017.05.001

TN929.11

A

1002-2279-（2017）05-0001-03

胡强（1978—），男，内蒙古包头市人，高级工程师，主研方向：电子与信息系统硬件研发。