数字变频链路中多采样率滤波器研究*

刘 晟

（上海诺基亚贝尔股份有限公司，江苏 南京 210037）

0 引 言

在现代无线通信系统中，分布式基站是最主要的部署形式。从基站（Base Band Unit，BBU）到用户设备终端（User Equipment，UE）的连接依靠射频拉远单元（Radio Remote Unit，RRU）完成。RRU在中频带上实现数据流速率的转换。完成基带数据下行与移动终端数据上行[1-2]。

下行链路包括数字正交上变频（Digital Up Conversion，DUC）、峰均比控制、增益与延时调节等，送入射频芯片变为模拟信号放大后由天线发射；上行链路将天线接收的射频信号经射频芯片变成数字信号，送入基带单元，包括增益与延时调节、数字正交下变频（Digital Down Conversion，DDC）等。在此过程中，数字滤波器要对链路中的数据流做插值与抽取操作，以改变信号的数据率。

1 采样定理与变采样理论

1.1 带通采样定理

为了使信号频谱不产生混叠，采样间隔必须服从奈奎斯特（Nyquist）采样定理。假设连续信号x(t)的频谱响应X(jω)限制在(0,fH)范围，当采样率fs≥2fH时，x(t)可以被无失真恢复；否则会发生频谱混叠[3]。传统的低通采样在当fH很高的时候显然难以实现，为此引入带通采样定理。采样率满足：

定义(0,fs/2)为第一Nyquist区，(fs/2,fs)为第二Nyquist区，以此类推。当输入信号频率高于fs/2时，通过数次fs/2“折叠”，最终都能落进第一Nyquist区，如图1所示。这就意味着位于不同Nyquist区的信号最终都能用位于第一Nyquist区内的基带信号来表示，实现了频谱搬移[3]，如图1所示。

图1 带通采样时域与频域图

虽然绝对频率信息丢失了，但是只要不发生频谱混叠，都可以通过混频把信号恢复出来。当带通信号x(t)处于整数倍的频带位置，即fH和fL均为带宽的整数倍时，最小采样率为带宽的两倍，即：2*(fH-fL)。

1.2 欠采样与过采样

带通采样中的采样率小于两倍信号最大频率或带宽，因此属于“欠采样（Undersampling）”。欠采样容易在第一Nyquist区出现混叠，同时也会产生带外噪声的混叠效应，造成信噪比下降。实际工作中需要在带通采样之前设计抗混叠滤波器来消除位于Nyquist带宽之外的频率成分，并且加入一定宽度的保护带

与之相对应的是“过采样（Oversampling）”。此时信号的采样率远大于两倍信号最大频率或带宽，采样后的信号是原来的信号频域延拓叠加，对于限带信号来说，当采样率越高，混叠的情况越小。所以过采样就是要改变噪声分布，将量化噪声推到更高的频率上，再通过低通滤波器滤除噪声，以此来避免混叠，改善分辨率。

1.3 采样率变换

对于通信系统而言，BBU与RRU的信号速率不同，需要变换信号的采样率，以匹配信号速率[5]。在下行链路中，RRU做DUC实现内插（Interpolation），提高信号采样率；在上行链路中，RRU做DDC实现抽取（Decimation），降低信号采样率。

内插是指在输入信号中两个原始采样点之间等间距地插入N个新数据值，一般采用插0的操作[1]。设输入序列x(n)，插值后采样率提高了N倍：

图2是内插前后时域与频域变化。原采样序列间均匀地插入0值在频域上表现为对原频谱的压缩，进行频率拓展。这样频谱中同时含有基带分量与n/N的高频分量，产生镜像频率，导致频谱冗余。因此需要对内插后的信号进行低通滤波，以去除镜像频率。该低通滤波器的频率响应特性为：

图2 内插前后时域与频域变化

内插采样可以理解成过采样的一种。信号经过内插采样后，提高了数据率，简化了后级模拟抗混叠滤波器的设计，降低了量化噪声。内插采样结构如图3所示。

图3 内插采样结构图

抽取可以看成是插值的逆操作，即在输入信号的每N个等间隔采样点中抽出一个组成新序列。设输入序列x(n)，抽取后采样率降低了N倍：

图4是抽取前后时域与频域变化。信号经过抽取之后，在频谱上表现为对原频谱进行频移和扩展。当抽取因子N较大时，，需要保证原信号采样率至少为Nyquist采样率的N倍，抽取才不会发生混叠[5]。为此要先对原信号做低通滤波来限制带宽，低通滤波器的频率响应特性与式（4）相同。

图4 抽取前后时域与频域变化

信号经过抽取采样后，数据率降低，简化了对基带数字信号处理的要求。抽取也可以通过多级级联实现。抽取采样结构如图5所示。

图5 抽取采样结构图

2 插值与抽取滤波器的实现

2.1 FIR滤波器的原理与结构

插值与抽取过程中除了采样率变换之外，低通滤波器在模型上是一致的，用有限冲激响应（Finite Impulse Response，FIR）滤波器可以实现。FIR滤波器用有限长度的冲激响应，对N点的输入数据进行加权和卷积计算，得到滤波后的公式为：

系数b(n)仅依赖于输入，而不依赖于过去的输出。其极点只存在于零点，没有任何反馈，在有限精度范围内能够稳定地计算，误差也较小。FIR滤波器在通带内具有恒定幅频特性和线性相位特性。

在整个频带上，线性相位的FIR滤波器的相位滞后和群延迟是相等并且不变的。一个N阶的线性相位FIR滤波器，群延迟为常数：

经过FIR滤波后的信号延迟了N/2个时间长度。这使得通带频率内的信号通过FIR滤波器后仍然保持原有形状，而无相位畸变或者失真。

当FIR滤波器满足原点对称条件时，系数：b(n)=-b(N-n)，此时相位特性：

当FIR滤波器满足Y轴对称条件时，系数：b(n)=b(N-n)，此时相位特性：

由此可见，无论采用哪种形式的系数，在逼近平直的幅频特性的同时，还能获得严格的线性相位特性，与系数b(n)的具体值无关。由于FIR滤波器只有零点，所以只需直接从频域入手，保证具有线性相位的同时逼近理想频率特性即可。

2.2 半带滤波器实现插值与抽取

半带滤波器（Half-band Filter）是一种特殊的FIR滤波器，其冲激响应在非零点处所有的偶数点全部为0。相比于普通的FIR滤波器，其乘加的运算量几乎减少了一倍。利于加速设计，便于硬件实现。

设半带滤波器的通带截止频率为fp，阻带截止频率为fs，通带宽度为ωp，阻带宽度为ωs，通带内波纹δp，阻带内波纹δs，其频率响应H(ejω)与由于过渡带的存在导致频谱混叠而产生的镜像频率响应H(ej(π-ω))之间满足以下关系：

半带滤波器的幅频响应特性图如图6所示。

图6 半带滤波器的幅频响应特性

由此可见，半带滤波器在过渡带(fsa/2,fs)内存在混叠，在通带(0,fp)和阻带(fs,fsa/2)内不存在混叠，抽取或插值后信号可以完全被恢复。半带滤波器一般只用于2倍的插值或抽取，如果想要把信号变到更远的频段上，通常采用多级滤波器级联的方式来实现，这样一方面减轻了单个滤波器运算的负担，另一方面由于滤波器的阶数减少了，乘加计算后的累计误差也会相应减少，提高了滤波器计算的精度。因此在上下变频通道中，常用D=2N倍的插值和抽取。

3 插值与抽取滤波器的设计

在工程实现中，最常用的是用MATLAB软件和可编程逻辑器件（Field Programmable Gate Array，FPGA）联合设计滤波器。其流程如图7所示。

第一步由系统指标来确定，第二步和第三步在MATLAB中完成，滤波器的系数可以用MATLAB函数在.m文件中设计，或者用FDAtool直接设计，前者更容易从理论的角度进行分析，后者更加直观方便。第四步在FPGA的开发工具中实现，可以用IP核，也可以用乘加的逻辑，前者方便简洁，对时序的控制更好，便于综合和布局布线，适用于FPGA工程的快速迭代。第五步在EDA仿真软件中完成，主要是验证滤波器的时序和逻辑的正确性。最后再回到MATLAB，用频谱分析输出数据是否正确。一般情况下，对于LTE信号，在RRU中的数据率变换关系如表1所示。

图7 插值与抽取滤波器的设计流程

表1 RRU中不同带宽数据率变换

例如，当载波带宽为5 MHz的时候，输入信号数据率为7.68 Mbit/s，经过DUC后，信号数据率为122.88 MHz，因此需要16倍的插值滤波，可以设计4个×4的插值滤波器级联；当载波带宽为20 MHz的时候，信号数据率为122.88 Mbit/s，经过DDC后，信号数据率为30.72 Mbit/s，因此需要4倍的抽取滤波，可以设计2个×2的抽取滤波器级联。

在MATLAB中，FDAtool工具可以通过图形化的设计来生成所需的滤波器系数。FDAtool工具界面显示如图8所示。

图8 FDAtool工具界面

在图形化界面中设置Response Type为Halfband Lowpass。设载波带宽为20 MHz，有效带宽18 MHz，由图5可知，fpass为18 MHz/4=4.5 MHz。采样率从30.72～122.88 MHz之间变换。当30.72 MHz时，系数为18阶；当61.44 MHz时，系数为10阶；当122.88 MHz时，系数为6阶。因此链路上整个滤波器就是三个滤波器级联。

产生滤波器系数也可以用MATLAB的函数实现。MATLAB有自带的半带滤波器设计函数firhalfband，直接返回滤波器的系数。函数的具体语法可以用help来查阅。此时生成的滤波器系数是双精度浮点型的小数，为了在FPGA中实现，必须对其做定点化，例如系数是16 bit或者18 bit二进制整数，最后存储在.coe文件中。

在FPGA中实现时，通常采用IP核完成。以Xilinx的Vivado开发软件为例，选择FIR Compiler。Coefficient File用上文MATLAB生成的.coe文件，Filter Type可以选择Interpolation或者Decimation，Rate Value表示插值或者抽取的倍数。此外通道数、数据率等接口信息在Channel Specification中设置，如图9所示。

图9 Xilinx的FIR滤波器IP核设计界面

4 结 语

本文在带通采样理论的基础上，分析了通信系统里上下变频链路中的多采样率滤波器的原理，并采用MATLAB与FPGA联合开发的方式，详细设计了插值与抽取滤波器，具有实际的工程意义。