硅微通道板微加工技术研究

王国政， 袁云龙， 杨超， 凌海容， 王蓟， 杨继凯， 李野， 端木庆铎

(长春理工大学 理学院， 吉林 长春 130022)

0 引言

微通道板(MCP)具有高增益、高分辨力、低噪声、低功耗、长寿命及自饱和效应等优点，广泛用于微光像管、高速光电倍增管、阴极射线管、摄像管、存储管以及电子、离子、紫外辐射和X-射线探测器等领域[1-2]。

传统MCP采用铅硅酸盐玻璃作为通道玻璃，在通道内部插入可酸溶芯玻璃棒，经过玻璃单纤维拉制、玻璃多纤维拉制、板坯制备、板坯切片、研磨和抛光、芯玻璃溶蚀、氢还原处理、蒸镀电极等工艺制备而成。

随着微光夜视技术的发展，对MCP性能提出了更高要求，制备高性能MCP的关键技术之一是制备各种不同形状和尺寸的高长径比微通道阵列结构。微电子机械系统技术的发展为高长径比微通道阵列结构加工提供了新的制备工艺。20世纪90年代初期，美国伽利略电子光学公司的Jerry等[3-4]提出了一种以硅为基体材料制备MCP的新工艺，称之为先进技术微通道板(AT-MCP)。该工艺采用干法刻蚀技术制备高长径比硅微通道阵列(SMA)结构，采用低压化学气相沉积(LPCVD)技术制备倍增极薄膜。AT-MCP与传统MCP相比具有很多优点，例如：材料纯度高、衬底和倍增极材料可以任意选择、易于制作小孔径微通道阵列、利于提高MCP分辨率和MCP整体性能、与集成电路工艺的兼容性更好等，被认为是MCP制备技术的一次革命[5]。1999年美国纳米科学公司的Beetz又提出一种采用电化学和光电化学腐蚀方法制备高长径比微通道阵列结构的Si基MCP微通道阵列制备工艺，相应的MCP称为硅微通道板(Si-MCP)，该工艺的其他环节与AT-MCP技术相同[1,6]。

本文采用多路感应耦合等离子体(ICP)刻蚀和光电化学腐蚀两种微加工技术制备SMA. 硅微通道电化学加工技术成本低，易于制备高长径比微通道，腐蚀条件容易控制，微通道侧壁更光滑、可制备倾斜通道、形貌更理想。ICP工艺复杂、成本高，在不同刻蚀深度应适当修改工艺参数，工艺有待优化。采用厚层氧化实现Si-MCP基体绝缘，采用原子层沉积(ALD)工艺制备了连续倍增极，制作出Si-MCP样品，电子增益特性测试结果表明采用半导体微加工技术制备Si-MCP具有可行性。

1 实验

1.1 ICP制备SMA技术

初期实验采用4 in〈100〉晶向硅片，根据微通道阵列设计制备掩模版，采用热氧化工艺制备SiO2层，采用溅射工艺制备金属铝膜，经过光刻、刻蚀工艺，将掩模版图形复制到铝膜和SiO2层上，形成金属铝掩膜，作为硅基底刻蚀的掩膜。实验采用英国表面技术系统公司(STS) Multiplex-ICP刻蚀系统，利用Bosch专利技术制备微通道阵列，刻蚀时间为200 min，具体实验参数如表1所示。系统刻蚀速率可达1.5～2.0 μm/min，对不同掩膜材料的刻蚀选择比为：光刻胶>75，SiO2>150，铝>500. SMA刻蚀过程中，在同一硅片上制备4组不同孔径的微通道阵列，通道孔径分别为6 μm、10 μm、15 μm、20 μm，通道周期分别为14 μm、18 μm、23 μm、28 μm，刻蚀深度分别为162 μm、205 μm、252 μm、260 μm.

表1 ICP刻蚀SMA的工艺参数

1.2 光电化学腐蚀制备SMA技术

SMA光电化学腐蚀工艺流程如图1所示，包括：欧姆接触层制备(热氧化、背面反应离子刻蚀(RIE) SiO2、背面扩散或离子注入)，如工序1；诱导坑制备(正面光刻、RIE刻蚀SiO2、KOH腐蚀)，如工序2、工序3；硅光电化学深腐蚀，如工序4；背部减薄、微通道结构释放、通道整形与基体绝缘，如工序5. 为满足MCP对通道倾斜角的要求，选择与〈100〉晶向呈7°角的4 in硅片作为基体材料。

图2为硅光电化学腐蚀装置，包括耐酸碱腐蚀的聚四氟乙烯电解池，用于盛放腐蚀液。电解池侧面开口，安装固定硅片作为工作电极(WE)。采用300 W卤钨灯作为光源，用于在硅片背面激发产生电子空穴对。光源与硅片之间的滤光片用于截断波长800 nm以上的辐射，防止硅片升温影响腐蚀效果。辅助电极(CE)由25 cm2铂丝网制备而成，参比电极(RE)选用饱和甘汞电极，恒电位仪选用美国普林斯顿公司生产的PARSTAT 2273型恒电位仪。采用自编软件通过计算机对整个电化学反应过程进行控制。腐蚀液为去离子水稀释的HF酸溶液，同时添加表面活性剂。所有实验都在300 K温度下进行。

1.3 倍增极制作

SMA需要进行绝缘处理，本文采用厚层氧化绝缘技术，即1 100 ℃长时间湿氧氧化，将硅基体完全转变为SiO2. 与传统MCP工艺采用氢还原制备倍增极不同，Si-MCP制备工艺采用薄膜沉积技术制备倍增极薄膜。在高长径比的深通道内形成均匀的倍增极薄膜技术有LPCVD和ALD，由于ALD具有更出色的保形性、可进行原子级厚度和尺寸控制，本文采用ALD技术制备倍增极[7-8]。所用设备为德国SENTECH公司生产的SI ALD系统。倍增极由导电层和2次电子发射层构成，导电层是Al2O3/ZnO(AZO)构成的纳米叠层结构，方块电阻为1012～1014Ω/sq，并可通过控制AZO纳米叠层结构中ZnO层的占比，使方块电阻处于给定范围内。发射层是Al2O3，厚度为5～10 nm. 2次电子发射系数：1.1<δ<2.1(20 eV<电子能量<100 eV)。

1.4 性能测试

对于所制备的SMA，采用扫描电镜(SEM)观察表面和通道内壁的形貌，并采用紫外光电测试法测定Si-MCP样品的电子增益，测试原理[9]如图3所示。图3中，Ii为输入电流，Io为输出电流，VMCP为MCP电压。

2 分析与讨论

2.1 ICP刻蚀SMA

图4是采用ICP工艺制备的SMA表面及剖面SEM照片。由图4(c)可知，随着刻蚀深度增加，通道孔径逐渐缩小。图5是通道侧壁照片。由图5可知：刻蚀过程中出现了较严重的纵向条带式不均匀分布现象；通道上部较好，中部以下非均匀性严重。另外还发现刻蚀速度越来越慢，并存在尺寸效应等工艺问题[5]。

产生上述现象的主要原因是由于ICP刻蚀过程中硅材料表面状态变化影响了刻蚀气体的输运过程，其理论分析如下：

如图6(a)所示，在ICP刻蚀过程中，深槽(HART)刻蚀中气体和气态生成物的输运只受到两个侧壁的约束，气体易于在垂直槽的方向流动，属于开放式结构，因而在刻蚀深度达几十微米甚至一百多微米时，侧壁仍然陡峭且较光滑，稍显横向纹理；而在深孔(HARP)刻蚀中，如图6(b)所示，由于气体和气态生成物的输运仅有深度方向1个自由度，气体运动阻力随孔的深度增加急剧增大，属于封闭式结构，刻蚀过程中物理作用、化学反应以及气体输运过程复杂。对于图5中产生的纵向条带问题，最初认为与实验选用的SiO2掩膜图形周边锯齿形或周期性波动形变有关，但改用铝掩膜后情况亦然。因此，纵向条带可能是由于气体在深通道内输运时存在不同形状的纵向层流，且刻蚀气体、保护气体和气态生成物分子间的相互碰撞，在不同深度处对层流产生不同的影响所致。由于HART和HARP刻蚀的微输运机制不同，需要在不同刻蚀深度，对ICP系统的刻蚀条件和工艺参数进行适当的调整。另外ICP工艺不能制备倾斜通道，因此，欲得到质量优良，长径比大于40的微通道阵列，还需要进行深入理论探索和系统工艺实验研究。

2.2 SMA光电化学腐蚀

(1)

式中：h+为空穴；e-为电子；λ为反应所涉及的空穴个数，取值范围为1～4，取决于Si的类型及具体反应条件。由(1)式可以看出，发生反应的条件之一是向反应界面提供空穴。因此，P型Si易发生腐蚀反应，而N型Si则需要采用光照激发或施加反向偏压(场强达到击穿强度)等手段产生空穴。另外，反应过程中还不断释放H2气[10-13]。

利用硅电化学腐蚀反应形成微通道阵列结构还必须满足两个基本条件：1)通道壁在溶解反应过程中必须被钝化保护；2)通道尖端必须能促进Si的溶解反应发生。这就意味着，在通道侧壁处空穴必须是被耗尽的，而在通道尖端处空穴是被积累的。为此，本文在硅单晶正面预先制作出具有倒四棱锥结构的诱导坑阵列，如图7所示。

当硅片背面用光照射时，由于诱导坑的尖端曲率半径小、场强高，可有效收集空穴，光生空穴在通道尖端处被消耗，Si被溶解。若控制反应条件使空穴全部在通道尖端处消耗掉，则通道侧壁空穴将非常少，侧壁被钝化保护，进而促使通道向纵向生长[14-15]。

通道稳定生长时，受电荷传输及质量输运过程限制，通道尖端处的电流密度应等于临界电流密度Jps.Jps由质量输运过程决定，与HF浓度c和温度T有关。Lehmann[10]给出的Jps经验公式为

Jps=Bc3/2exp(-Ea/kT),

(2)

式中：Ea为激活能，Ea=345 meV；c为HF质量浓度(%)；T为温度(K)；B=3 300 A/cm2；k=1.38×10-23J/K.

如图8(a)所示，设通道阵列由具有相同形状的矩形区域重复排列而成，矩形边长为p，矩形内通道的边长为d.p2为每个重复单元面积，单个通道截面积可近似表示为d2. 则通道腐蚀过程中存在如下关系：

d=p(J/Jps)1/2,

(3)

式中：J为实际平均腐蚀电流密度。由(3)式可以看出，通道直径与(J/Jps)1/2满足线性关系，因此可通过调整腐蚀电流实现对微通道直径即开孔面积比的控制。图9为实验测得的硅微通道边长与(J/Jps)1/2的关系曲线，基本满足线性关系。

光电化学腐蚀中，诱导坑的制备和腐蚀过程中光源的控制是技术关键。本文采用扩散工艺制备欧姆接触层，提高了光激发效率；掩膜制备中省去了氮化硅层，使电化学腐蚀表面光滑。刻蚀过程中通过自制的控制系统对光源进行调制，进而控制了腐蚀电流，实现了微通道等径生长。经结构释放和双面抛光后的样品通道长度大于280 μm，长径比大于50，如图8(b)所示。由图8还可看出，光电化学腐蚀方法制备的微通道孔径小于6 μm(见图8(a))；通道侧壁很光滑(见图8(b)的小图)。

2.3 倍增极制备

制备倍增极之前需要对Si-MCP基体进行绝缘处理，可采用热氧化与LPCVD沉积SiO2或Si3N4加厚绝缘层薄膜的方法，但是效果不理想，基体耐压只有300～400 V. 为了更好地解决基体绝缘问题，本文研究了厚层氧化技术。图10为1 100 ℃下测得的湿氧氧化层厚度与氧化时间的关系，硅微通道壁厚按1 μm计算，基体完全氧化透需要约30 h，另外考虑到通道壁厚度的不均匀性，要求氧化时间大于60 h. 图11为9个SMA基体样品长时间高温湿氧氧化后的照片。由图11可以看出，经厚层氧化后，所有SMA基体样品都发生了形变，形变大小与透明程度差异是由于SMA基体通道孔径的不均匀性造成的。为了使Si-MCP基体恢复平整，采用高温加压整形技术，将变形的Si-MCP基体放置在两块石英片中间，在1 100 ℃下施加一定压力，从而解决了厚层氧化产生变形的问题。厚层氧化后的Si-MCP基体绝缘强度大于1 000 V.

图12为采用ALD技术制备的AZO叠层薄膜SEM照片，薄膜总层数为1 400，其中子层结构ZnO：Al2O3分别为3∶7、30∶70、60∶140. 由图12可以看出，ALD工艺制备的AZO薄膜厚度均匀、为理想的保形性覆盖，AZO叠层薄膜中子层层数对薄膜厚度影响较大，子层层数为30以上时边界清晰可见。图13为AZO中ZnO层数所占百分比与薄膜方块电阻的关系。由图13可知，随着ZnO循环百分比的增加，方块电阻下降，在0～65%范围内方块电阻变化较小，且其方块电阻值符合MCP对倍增极电阻层的要求。

图14是制备的板面直径为18 mm的Si-MCP样品照片，其中图14(a)为厚层氧化绝缘和高温整形后的样品，图14(b)为制备完连续倍增极两面镀有电极的样品。由图14(a)可知，经厚层氧化处理后，Si-MCP基体已转变为SiO2，对可见光透明度很高。

2.4 电子增益测试

为了测试Si-MCP的电子增益，在像管模拟器中采用紫外光电测试法对所制备的样品进行模拟测试。MCP的电子增益定义为

(4)

被测样品的通道边长d为5 μm，长径比α为40，开孔面积比为69%，当Ii=3×10-11A、工作电压分别为600 V、700 V和800 V时，测得电子增益分别为110、260和580. 由此可知，采用硅光电化学腐蚀工艺，结合硅厚层氧化技术和ALD薄膜沉积技术制备的Si-MCP具有可行性。另外，由于通道内连续倍增极材料仍在研究中，经过对倍增极性能的优化，有望获得更高的电子增益。

3 结论

本文研究了半导体微加工技术制作Si-MCP的相关问题，得到如下结论：

1)采用ICP刻蚀高长径比SMA结构过程中，会出现纵向条带、孔径缩小、尺寸效应等工艺问题，虽然可在不同刻蚀深度时对工艺参数进行适当的调整，但所制备的SMA难以满足MCP要求，工艺条件有待优化。

2)采用硅光电化学腐蚀工艺制备的SMA结构，与ICP工艺相比，电化学方法具有很多优点：更易于制备高长径比微通道，腐蚀条件容易控制，可形成倾斜通道，微通道侧壁更光滑、形貌更完美。

3)采用厚层氧化工艺，可以提高硅微通道基体的绝缘。采用ALD技术在高长径比通道内部制备出均匀的倍增极薄膜。倍增极以AZO作为导电层，以Al2O3作为电子发射层，AZO导电层方块电阻可控制在理想范围。制备的Si-MCP样品方孔边长为5 μm，长径比为40，倾斜角为7°，板面直径为18 mm.

4) Si-MCP电子增益测试结果表明：采用硅光电化学腐蚀工艺，结合硅厚层氧化技术和ALD薄膜沉积技术制备的Si-MCP具有可行性。