光传送网中的解映射电路的设计与实现

2017-05-11韩美林

商洛学院学报 2017年6期

韩美林

（商洛学院电子信息与电气工程学院，陕西商洛 726000）

相比以往的数字传送网，OTN技术包含了光层和电层的完整体系结构，同时具备了SDH的安全与调度和WDM大容量远距离传送的双重优势，能最大程度上满足多业务、大颗粒、大容量、高可靠性的传送需求，同时可以为数据业务提供最低的时延抖动，最完善的OAM能力，近乎无限升级扩展潜力，并节省了大量的光纤资源，更好地满足了目前的互联网需要[1-2]。

虽然OTN具有很多优点，但目前限制其快速发展的主要问题是交换问题。以往OTN采用的是面向连接的电路交换方式，其缺点是网络的带宽利用率低，电路交换时不同数据类型、不同规格、不同速率的终端很难相互进行通信，也难以在通信过程中进行差错控制。基于市场和技术的需求，本文设计了在OTN分组交换技术的解映射过程中采用一种基于同步时钟产生的均匀缺口时钟来实现解帧以及ODU2（光传输单元）解映射到ODU1（光数据单元）的同步电路[3-4]。

1 ODU2解映射到ODU1模块的功能分析

ODU2解映射到ODU1模块主要完成将输入的一路高阶ODU2通过异步映射方式去映射为四路低阶ODU1，供下级电路处理。其中按照G.709协议的要求完成映射的所有功能，包括时隙拆分，开销提取，调整字节的判断释放，速率的调整，PT，MSI的判断等[5]。

映射主要有三种分别为：比特同步映射、异步映射、通用映射。本设计采用的是异步映射，它是采用本地时钟和一到两个调整字节位吸收客户频偏，方法简单且应运广泛[6]。通过对ODU2remux ODU1模块功能的分析，设计了如图1所示的将ODU2信号通过异步映射方式去映射到ODU1信号的总体结构框图。

图1 ODU2解映射到ODU1模块的总体结构图

如图1所示，将ODU2解映射到ODU1模块划分为三个小模块，分别是一路ODU2到ODTU12的时隙拆分模块，四路ODTU12到ODU1的JC调整模块，四路ODU1的成帧器模块。在输入端，其中otu2_clk产生与odu2同频的虚拟时钟，odu2_line和odu2_columm是odu2的行列指示信号；odtu12_a、odtu12_b、odtu12_c、odtu12_d是时隙拆分后支路的数据，mfas是复帧信号。jc_decision是当前帧中JC0到JC3多数判决结果的输出。在输出端，其中otu2_clk产生与odu1 同频的虚拟时钟；w_data0、w_data1、w_data2、w_data3是JC调整后时间上不均匀的四个支路的ODU1数据；odu1_data0、odu1_data1、odu1_data2、odu1_data3是odu1成帧后的数据，odu1_column和odu1_line是odu1成帧后的行列指示信号。

2 ODU2解映射到ODU1模块子模块设计

2.1 ODU2到ODTU12的时隙拆分模块设计

根据ODUk帧结构可知，ODU2和ODU1的帧格式相同，均是4×3824，前16列为开销部分，后3808列为净荷部分。路ODU1数据加上ODU2开销数据组成一路的ODU2数据，根据ODU2的帧结构和ODU2的行列指示去除ODU2的前16列开销数据后将剩余数据根据数据间插的方式拆分为四路的16bit的ODTU12数据输出给下级电路使用。并将ODU2的复帧MFAS输出，为JC调整模块做准备[7-8]。

2.2 ODTU12到ODU1的JC调整模块设计

ODU2帧结构中，在前3行的第16列中存放着对调整字节进行解释的JC开销，G709中规定为了在异步映射中最大程度地减小对调整字节的解释错误，用3个JC开销采用多数判决的办法对调整的字节进行一到两个字节的正负调整，从而避免因调整字节的解释错误导致整个客户数据的传错[9]。ODTU12到ODU1采用3个寄存器JC1到JC3进行多数判决，由接收到的JC开销为高的个数情况进行判决。在第4列时按照之前判决的结果和MFAS最后两位对应的数据进行JC的调整。ODTU12到ODU1的JC调整字节意义具体为：当三个JC中至少有两个为00时，判断为不调整，则NJO为开销数据，PJO1、PJO2为客户数据；当三个JC中至少有两个为01时，判断为负调整，则NJO、PJO1、PJO2均为客户数据；当三个JC中至少有两个为10时，判断为两个正调整，则NJO为开销数据，PJO1、PJO2均为无效数据；当三个JC中至少有两个为11时，判断为一个正调整，则NJO为开销数据，PJO1为无效数据，PJO2为客户数据[10]。

ODTU12到ODU1的JC调整模块具体设计为根据ODU2的行列指示判断是否为开销数据，是开销则直接送给开销模块进行开销的提取处理，然后判断复帧MFAS最后两位对应的数据是否为零，如果为零则将第一行的第二列的最低两位送给jc1、第二行的第二列的最低两位送给jc1、第三行的第二列的最低两位送给jc3。根据多数判决如果至少有两个相等则说明JC判决正确反之则错误。如果jc1、jc2、jc3至少有两个等于0则为不调整，如果至少有两个等于1则为负调整，如果至少有两个为2则为两个正调整，如果至少有两个为3则为一个正调整。详细步骤根据图2所示完成相应的操作。其他三路设计步骤相同不再做说明[11-12]。

图2 ODTU12到ODU1的一路JC调整模块流程图

3 ODU2解映射到ODU1模块功能仿真及结果分析

图3为ODU2解映射到ODU1模块的电路仿真结果图。ODU1_gap_en为ODU2数据的使能信号，data_in为成帧后的ODU2数据流，line和column分别为ODU2数据流的行列指示。

图3 ODU2 remux ODU1模块的电路仿真结果图

图3中mfas为复帧值，jc_decision表示jc1、jc2、jc3 调整多数判决的结果，w_fifo_data0、w_fifo_data1、w_fifo_data2、w_fifo_data3 分别为解复用后没有成帧的ODU1数据流，w_fifo_en0、w_fifo_en1、w_fifo_en2、w_fifo_en3 分别为 ODU1数据流的使能信号。从图3中可以看出，mfas为00时，表示调整第一路ODU1数据，jc多数判决结果为00表示不调整，则w_fifo_data0数据输出不调整。一路64bit的ODU2数据流去映射为四路16bit的ODU1数据流。