一种CNFET的多位三值比较器设计

唐伟童，汪鹏君，王 谦

（宁波大学电路与系统研究所，浙江宁波 315211）

一种CNFET的多位三值比较器设计

唐伟童，汪鹏君，王 谦

（宁波大学电路与系统研究所，浙江宁波 315211）

针对三值比较器速度慢和功耗高的问题.在研究多值逻辑电路工作原理和比较器电路结构的基础上，提出一种碳纳米场效应晶体管的新型多位三值比较器.该电路首先将三值译码信号输入到比较器中，然后对比较结果进行编码转换，最后将各个模块组合为多位三值比较器.实验结果证明其具有正确的逻辑功能，较快的速度和低功耗特性.

多值逻辑；碳纳米场效应晶体管；低功耗；比较器；编译码

二值比较器是实现许多电路功能的关键单元:在数字信号处理系统中，它是微处理器编解码运算和数据处理的基本运算器件；在4G移动通信系统中，它是提高系统效率和速度的关键器件；在电子应用领域，它是集成电路在非线性状态下的主要器件；在多输入多输出的解码运算中，它是进行迭代比较运算的核心器件［1］.

传统的数字系统以二值逻辑为基础，所携带的信息量少，仅（0，1），而多值逻辑以多值信息量表示，如三值逻辑用（0，1，2）表示3个信息，增强了单线携带信息的能力［2］.三值逻辑系统与二值逻辑系统相比有着显著的优点，在相同信道的传输过程中，三值逻辑系统能传输更大的信息量；此外，减少了芯片的面积和互连线的复杂程度，是实现低功耗电路的有效方法［3-4］.

以往集成电路的发展遵循着摩尔定律，但随着芯片设计进入深亚微米阶段，金属氧化物半导体（Metal Oxide Semiconductor，MOS）管工艺开始逼近其物理极限，集成电路设计领域面临着许多新的挑战:比如短沟道效应、光刻技术、高的泄漏电流和薄氧化层隧穿效应等［5］.因此，发展新型电子器件及其低功耗电路已成为目前研究领域的热点，如使用互连线优化电路、单电子晶体管，双门浮栅晶体管和碳纳米场效应晶体管（Carbon Nanotube Field Effect Transistor，CNFET）等［6-7］.其中CNFET是一种新型的低功耗高性能器件，它具有良好的电学和化学特性.将CNFET应用到低功耗集成电路芯片中，不仅能增强器件的性能，而且还丰富了微小面积芯片的有效功能，目前利用CNFET设计的低功耗逻辑电路也大量涌现［8-9］.笔者首先利用编码器将三值信号转换为易于处理的比较输入信号；其次，在数字电路理论的指导下，通过卡诺图化简得出两位三值比较器的逻辑最简式，设计出两位三值比较器单元电路；再次对比较器单元产生的输出信号进行解码操作；最后，利用所设计的单元电路组建多位三值比较器，并实验验证、分析.

表1　编码方式

图1　GE信号的卡诺图

图2　GE信号的电路图

1 两位三值比较器设计

传统的串行三值比较器结合了三值文字运算电路和三值与或非门等逻辑单元，其电路结构复杂、功耗大.为降低电路功耗，文中设计的三值数码比较器通过编码转换将三值信号转换为易于处理的二值信号进行比较.

1.1三值译码

译码器将三值信号转换为比较器的二值输入信号，采用2T-3B编码的效率较高，达到88.9%，如表1所示，其中T2，T1表示两位三值信号，A，B，C表示三位二值信号，T2T1=11为冗余码.由表1编码方式可得到

通过以上编码方法将两位三值信号转换为所需信号，最后对该信号作比较设计出相应的电路.

1.2两位三值比较器

图1为6变量的卡诺图，关于6变量的卡诺图化简参照文献［10］的方法，得到最简式，即

依据式（4）可得到GE信号的电路图，如图2，该电路图中看到，6变量的输入信号经过P-CNFETs和N-CNFETs得到输出信号GE；同理小于等于信号LE的表达式与式（4）类似，其表达式为

其中，输出信号LE同样可以经过输入信号A，B，C，D，E，F转换后得到.其电路图与图2类似.GE和LE信号也可以用来产生大于信号G，等于信号E，小于信号L，其表达式为

其中，GE信号可以产生L信号，LE信号同样可以产生G信号，两种信号可以利用其中一种信号产生；另外将GE和LE信号相与可得到等于信号E，由此可设计出转换器的电路结构图.

2 n位三值比较器设计

两位三值比较器可以扩展为n位三值比较器［11］，其表达式为

其中，i，j为整数，j＞i；G［j:i］、E［j:i］和L［j:i］分别表示第i位到第j位的大于、等于和小于信号；Gi和Gj分别表示第i和j位的大于信号；Ei和Ej分别表示第i和j位的等于信号；Li和Lj分别表示第i和j位的小于信号.根据式（9）～式（11），结合相应的或与操作可以得出多位比较器的大于、等于和小于信号G［n:1］、E［n:1］和L［n:1］，电路结构如图3，三值比较信号（输入信号）Tn，Tn-1，…，T1，Mn，Mn-1，…，M1通过模块1，…，模块n完成相应的译码、比较、转换、编码等操作，得到最终的输出信号Cn，…，C1及G［n:1］，E［n:1］，L［n:1］.其中模块1，输入的4位三值信号T2，T1，M2，M1通过PTI和NTI门电路产生8位数字信号，然后通过两个译码器将输入的信号转换为比较单元所需的6位二值信号，这6位信号输入到比较器单元中，将产生两位输出信号GE、LE，最后该输出信号通过编码器得到最终的输出信号C1；如果需要进行更高位比较，产生的GE、LE信号通过转换器产生G，E，L这3路信号，该信号在高位比较单元中进行相应的运算操作，最后得到G［n:1］，E［n:1］，L［n:1］这3路信号.

3 实验验证与分析

电路的设计参数使用标准模型下的CNFET，其手性矢量（n，m）的值为（19，0）；电源电压VDD=0.9 V；阈值电压Vth=0.29 V；CNFET的通道长度Lch=32 nm；碳纳米管固有通道内的自由路径Lgeff=100 nm；扩散到源区和漏区的碳纳米管长度Lss=32 nm，Ldd=32 nm；隧道区域和衬底间的耦合电容Csub=20 pF/m.利用HSPICE对所设计的电路进行逻辑功能和能耗的模拟.

图3　n位比较器

图4 GE信号版图

图5为两位三值比较器的模拟波形，其中T2，T1，M2，M1为输入信号，GE，LE为输出信号，当T2T1= M2M1时，GE=LE=2；当T2T1＞M2M1时，GE=2，LE=0；当T2T1＜M2M1时，GE=0，LE=2；从模拟波形中可以看出，所设计的比较器电路具有正确的逻辑功能.

表2　比较器的功率延时乘积

表2给出了两位三值比较器的功率延时乘积，基于CNFET的两位新型比较器速度分别比利用文献［8-9］设计的电路快44%，83.5%；其功率延时乘积分别比文献［8-9］节省47.9%，77.1%，主要是由于基于CNFET的两位新型三值比较器将输入的三值信号进行了译码转换，并对转换后的信号表达式进行相应的逻辑简化，因此该比较器具有较高的速度.

图5　比较器的模拟波形图

图6　比较器的能耗

对基于CNFET型的两位三值比较器进行能耗模拟，能耗图如图6所示，在固定频率12.5 MHz的情况下，将比较器连接不同输出负载电容的能耗进行比较，基于CNFET型的新型比较器能耗较低，主要由于该比较器采用了不同于传统比较器的串行进位结构，能有效避免输出负载对其内部电路的干扰，因此，所设计的新型多位比较器具有低功耗特性.

4 结束语

基于CNFET型的多位三值比较器以编译码器为基础，该译码器将三值信号转化为易于处理的二值信号，然后通过比较器单元和编码器对其进行比较和编码操作.此种设计方法简化了三值逻辑的比较运算，具有逻辑功能简单，芯片面积占用少，多位比较速度快，以及明显的低功耗特性，对进一步设计高速低功耗的集成电路有着重要意义.

［1］CHUANG P，LI D，SACHDEV M.A Low-power High-performance Single-cycle Tree-based 64-bit Binary Comparator［J］. IEEE Transactions on Circuits and Systems II:Express Briefs，2012，59（2）:108-112.

［2］KESHAVARZIAN P.Novel and General Carbon Nanotube FET-based Circuit Designs to Implement all of the 39Ternary Functions without Mathematical Operations［J］.Microelectronics Journal，2013，44（9）:794-801.

［3］ZENG X，WANG P.Design of Low Power Ternary Magnitude Comparator Based on Multi-valued Switch-signal Theory［C］// Proceedings of the Asia-Pacific Information Processing Conference.Piscataway:IEEE，2009:258-261.

［4］梅凤娜.三值钟控绝热时序电路研究［D］.宁波:宁波大学，2012.

［5］魏齐良.基于单电子晶体管结构电路设计和三值电路设计［D］.杭州:浙江大学，2013.

［6］GOWRISANKAR P A，UDHAYAKUMAR K.A Novel Carbon Nanotube Field Effect Transistor Based Arithmetic Computing Circuit for Low-power Analog Signal Processing Application［C］//Proceedings of the 7th International Conference Interdisciplinarity in Engineering.Romania:Procedia Technology，2014:154-162.

［7］张岩，杨银堂.一种新型分布式互连线功耗优化模型［J］.西安电子科技大学学报，2014，41（4）:36-40. ZHANG Yan，YANG Yintang.Novel Distributed Optimal Interconnection Power Model［J］.Journal of Xidian University，2014，41（4）:36-40.

［8］LIN S，KIM Y B，LOMBARDI F.CNTFET-based Design of Ternary Logic Gates and Arithmetic Circuits［J］.IEEE Transactions on Nanotechnology，2011，10（2）:217-225.

［9］NAN H Q，CHOI K.Novel Ternary Logic Design Based on CNFET［C］//Proceedings of the 2010 International SoC Design Conference.Piscataway:IEEE Computer Society，2010:115-118.

［10］许宝卉，柴春吉.五变量和六变量卡诺图的化简法［J］.河东学刊，1999，17（6）:31-32. XU Baohui，CHAI Chunji.Simplifying Method of Five Variables and Six Variables of Kano Graphs［J］.Journal of Yuncheng Advance Training College，1999，17（6）:31-32.

［11］VUDADHA C，PHANEENDRA P S，MAKKENA G，et al.Design of CNFET Based Ternary Comparator Using Grouping Logic［C］//2012 IEEE Faible Tension Faible Consommation.Piscataway:IEEE Computer Society，2012:6231748.

［12］LIN S，KIM Y B，LOMBARDI F.Design of a Ternary Memory Cell Using CNTFETs［J］.IEEE Transactions on Nanotechnology，2012，11（5）:1019-1025.

［13］ATIENZA D，BOBBA S K，POLI M，et al.System-level Design for Nano-electronics［C］//Proceedings of the 14th IEEE International Conference on Electronics，Circuits and Systems.Piscataway:IEEE，2007:747-751.

［14］NAVI K，SAJEDI H H，MIRZAEE R F，et al.High-speed Full Adder Based on Minority Function and Bridge Style for Nanoscale［J］.Integration，the VLSI Journal，2011，44（3）:155-162.

（编辑:王 瑞）

Design of the magnitude ternary comparator of CNFET

TANG Weitong，WANG Pengjun，WANG Qian
（Institute of Circuits and Systems，Ningbo Univ.，Ningbo 315211，China）

As the ternary comparator faces problems of slow speed and high power consumption，this paper proposes a scheme for the magnitude ternary comparator of CNFET，which is researching on theory of multivalued logic circuit and the structure of comparator circuit.First，the ternary decode signal is propagated to the comparator，then the encoder circuit encodes the results of comparison，and finally the magnitude ternary comparator is made up of all kinds of modules.The magnitude comparator is simulated by software，which demonstrates that it has a correct logic function，fast speed and low power consumption characteristics.

multi-valued logic；CNFET；low power consumption；comparator；codec

TP332.2

A

1001-2400（2016）01-0139-05

10.3969/j.issn.1001-2400.2016.01.025

2014-09-28 网络出版时间：2015-04-14

国家自然科学基金资助项目（61234002，61274132）；浙江省自然科学基金资助项目（Z1111219）

唐伟童（1989-），男，宁波大学硕士研究生，E-mail:twtw4747@163.com.

汪鹏君（1966-），男，教授，E-mail:wangpengjun@nbu.edu.cn.

网络出版地址：http://www.cnki.net/kcms/detail/61.1076.TN.20150414.2046.025.html