宽度和长度缩减对体硅和SOI n MOSFETs热载流子效应的影响＊

池雅庆，刘蓉容，陈建军

（1.国防科学技术大学计算机学院，湖南长沙410073；2.电子元器件可靠性物理及其应用技术国家重点实验室，广东广州510610）

1 引言

热载流子效应HCE（Hot Carrier Effect）是n MOSFETs退化的一个重要原因［1］。随着器件尺寸的不断缩小，器件内部的沟道场强和氧化层场强增加，使得热载流子效应增强［2，3］；而现在工艺广泛采用STI隔离技术，这种STI结构的短宽度器件的热载流子效应将会更加严重［4］。在深亚微米工艺下，热载流子效应导致的退化越来越引起学者们的关注。

几十年来，人们对热载流子效应产生机理的争议主要体现在以下两个方面：一是电子和空穴的作用。最开始人们认为是电子而不是空穴产生了界面陷阱［5］，而随后的一些研究小组则认为空穴是界面陷阱产生的主要原因［6，7］，现在更为广大研究者所认可的观点是，空穴和电子都会影响界面态的产生［8，9］。二是Si－H和Si－O键的断裂机理。在硅和氧化层的界面处，存在大量的Si－H键和Si－O键，目前对于Si－H键和Si－O键是如何断裂的尚存在争议，一种普遍的观点认为Si－O键的断裂需要能量比较高的热空穴的参与，Si－H键的断裂则更多与热电子有关，而且与Si－H键的断裂不同的是，Si－O键断裂之后基本上不会退火。

目前，国际国内在热载流子效应的结构相关性上有一定的研究，但是没有系统地比较体硅和SOI工艺下热载流子效应结构相关性的异同，并且随着对热载流子效应研究的深入，对于热载流子效应结构相关性的研究也有利于进一步深入全面地认识热载流子退化的机理。本文基于体硅和SOI两种工艺下的n MOSFETs，研究了宽度和长度的减小对热载流子退化的影响，并基于实验结果对热载流子效应的机理提出了自己的见解和认识。

2 实验准备

测试器件采用0.5μm PD SOI CMOS工艺和0.18μm标准体硅CMOS工艺下的n MOSFETs，采用STI隔离。SOI器件的栅氧厚度是12.5 nm，体硅器件的栅氧厚度是3.7 nm，栅氧都经过N2O氮化退火处理。

实验中，选择Idlin作为退化参数，应力和参数测试使用HP4156C高精度半导体参数测试分析仪进行。测试时，选择Vg＝Vd/2，此时，沟道中会发生很强的碰撞电离。源端和衬底接地，PD SOI器件漏端电压为Vd＝6 V，栅电压为Vg＝3 V；体硅器件漏端电压为Vd＝5 V，栅电压为Vg＝2.5 V。应力时间为1 000 s。

3 实验结果与结果分析

3.1 沟道长度变化对热载流子效应的影响

如图1和图2所示，体硅和SOI工艺下，沟道长度L缩小对热载流子效应的影响效果一致，即在相同的退化时间下，随着沟道长度的缩小，热载流子的退化越来越严重。对于不同的器件，热载流子的退化均随着退化时间呈现出幂函数的分布规律。

Figure 1 Effect of channel length on hot carrier effect degradation in bulk CMOS process，here channel width（W）is 1.0μm图1 体硅工艺下沟道长度变化对热载流子退化的影响这里沟道宽度（W）是1.0微米

Figure 2 Effect of channel length on hot carrier effect degradation in SOI CMOS process图2 SOI工艺下沟道长度变化对热载流子退化的影响

热载流子效应是通过产生界面态陷阱和氧化层电荷陷阱而导致n MOSFETs器件退化的。在硅/氧化层界面处，存在着大量的Si－H键和Si－O键，当Vg＝Vd/2时，沟道中会发生碰撞电离，产生热空穴和热电子，能量比较高的热电子和热空穴会破坏Si－H和Si－O键［10］，从而导致界面态陷阱的增加，使器件退化。

随着沟道长度L的减少，沟道中的水平电场强度增加，导致碰撞电离产生的热空穴和热电子数量增加，增加的热空穴和热电子会破坏更多的Si－O键和Si－H键，界面态陷阱会随之增加，这最终使器件的退化越来越严重。

为了证明热电子和热空穴的数量会随着沟道长度L的减少而增加，本文测试了不同长度n MOSFETs下的衬底电流密度。对于n MOSFETs来说，碰撞电离产生的热空穴引起衬底电流的增加，而热电子会引起栅电流的增加，所以监测衬底电流可以看出碰撞电离产生的热空穴的情况。实验结果如图3和图4所示，在SOI工艺下，随着沟道长度L的减少（L从1.0μm下降到0.5μm），衬底电流密度在不断增加；在标准体硅工艺下，随着沟道长度L的减少（L从0.5μm下降到0.22 μm），衬底电流密度也在不断增加，这证明了两种工艺下n MOSFETs宽度越小，热载流子退化越严重的原因。图5进一步给出了体硅工艺下栅电流随L的变化情况，从图中也可以看到，随着沟道长度L的减少，栅电流密度也在不断增加。

Figure 3 Substrate current versus channel length in SOI CMOS process图3 SOI工艺下衬底电流随沟道长度的变化

Figure 4 Substrate current versus channel length in bulk CMOS process图4 体硅工艺下衬底电流随沟道长度的变化

一般来说，随着沟道长度L的减少，热载流子退化的时间指数n既可能增加也可能减少。这主要取决于断裂的Si－H和Si－O键的相对增值［11］。Si－O键的时间指数比Si－H键的大，所以如果Si－O键断裂的相对增值比较大，时间指数n会增加；相反，如果相对增值较小，n会减小。从实验结果可以看到，随着沟道长度L的缩小，Si－O键的相对增值较小，所以时间指数随着L的缩小而减小。

Figure 5 Gate current versus channel length in bulk CMOS process图5 体硅工艺下栅电流随沟道长度的变化

3.2 沟道宽度变化对热载流子效应的影响

图6和图7是针对标准体硅CMOS工艺和PD SOI CMOS工艺下的n MOSFETs所做的关于宽度减少对热载流子效应影响的Idlin曲线。从图中可以看出，对于标准体硅CMOS工艺下的n MOSFETs，宽度W减少，热载流子效应有所缓解；而在PD SOI工艺下，随着宽度W的减小，热载流子效应却更加严重。

Figure 6 Effect of channel width on hot carrier effect degradation in bulk CMOS process图6 标准体硅工艺下沟道宽度变化对热载流子退化的影响

Figure 7 Effect of channel width on hot carrier effect degradation in SOI CMOS process图7 PD SOI工艺下沟道宽度变化对热载流子退化的影响

Figure 8 Layout of n MOSFETs in tow different process图8 两种工艺下n MOSFETs的版图结构

之所以出现上述不一致的结果，主要是体硅和SOI工艺下器件的版图结构不同，体硅和SOI工艺下的体引出的不同，导致了两种工艺下器件的结构有很大的变化。图7a和图7b是PD SOI工艺和标准体硅工艺下n MOSFETs的版图结构。由于SOI工艺器件的边缘处有体引出结构，导致SOI工艺下器件边缘的垂直电场比器件中间电场大，而体硅工艺器件的边缘处比较对称，所以体硅工艺下器件的边缘垂直电场比器件中间电场要小。

对于宽度小的n MOSFETs而言，STI边沿附近的面积所占总面积比例较大［12］。由于标准体硅n MOSFETs的边缘垂直电场强度比中间部分的垂直电场强度小，所以器件总的垂直电场减小，碰撞电离产生的热空穴在边沿处的影响变小，这会使得器件退化越来越不严重。与标准体硅n MOSFETs不同的是，SOI n MOSFETs的边缘垂直电场强度比中间部分的垂直电场强度要大，随着W的减少，STI边沿附近的面积所占总面积比例较大，所以器件总的垂直电场增加，使得碰撞电离产生的热空穴在边缘处的影响变大，器件退化更加严重。

4 结束语

在沟道长度和宽度不断缩小的情况下，热载流子效应呈现出更加复杂的现象。本文针对体硅和SOI两种工艺下的n MOSFETs，研究了沟道长度和宽度减小对热载流子效应的影响。实验结果表明，在两种工艺下，热载流子的退化均随着沟道长度的减小而增强；然而，宽度的减小对两种工艺热载流子退化的影响却截然不同：体硅工艺下器件的热载流子退化随宽度的减小而增强，SOI工艺下器件的热载流子退化随宽度的减小而减小。本文研究表明，热载流子效应与工艺密切相关，而且与版图结构也密切相关。本文的实验结果对于深亚微米下，集成电路设计中器件工艺尺寸和版图结构的选择有一定的指导意义。

［1］ Ning T H.1μm MOSFET VLSI technology：Part IV－hot electron design constraints［J］.IEEE Transactions on Electron Devices，1979，26（4）：346－353.

［2］ Chung J E，Jeng M，Moon J E，et al.Low－voltage hot－electron currents and degradation in deep－submicrometer MOSFET’s［J］.IEEE Transactions on Electron Devices，1990，37（7）：1651－1657.

［3］ Zhao S P，Taylor S，Eccleston W，et al.Oxide degradation study during substrate hot electron injection［J］.Microelectronic Engineering，1993，22（1－4）：259－272.

［4］ Nishigohri M，Ishimaru K，Takahashi M，et al.Anomalous hot－carrier induced degradation in very narrow channel n MOSFET’s with STI Structure［C］∥Proc of International Electron Devices Meeting，1996：881－884.

［5］ Hu C.Lucky electron model of channel hot electron emission［C］∥Proc of International Electron Devices Meeting，1979：22－25.

［6］ Takeda E，Shimizu A，Hagiwara T.Role of hot－hole injection in hot－carrier effects and the small degraded channel region in MOSFETs［J］.IEEE Electron Device Letters，1983，4（9）：329－331.

［7］ Heremans P，Bellens R，Groeseneken G，et al.Consistent model for the hot carrier degradation in n－channel and pchannel MOSFETs［J］.IEEE Transactions on Electron Devices，1988，35（12）：2194－2209.

［8］ Saha D，Varghese D，Mahapatra S.Role of anode hole injection and valence band hole tunneling on interface trap generation during hot carrier injection stress［J］.IEEE Electron Device Letters，2006，27（7）：585－587.

［9］ Sun B，Shi G A，Nageswara S V S，et al.Vibrational lifetimes and frequency－gap law of hydrogen bending modes in semiconductors［J］.Physical Review Letters，2006，96（3）：035501.

［10］ Varghese D，Mahapatra S，Alam A.Hole energy dependent interface trap generation in MOSFET Si/SiO2 interface［J］.IEEE Electron Device Letters，2005，26（8）：572.

［11］ Mahapatra S，Saha D，Varghese D，et al.On the generation and recovery of interface traps in MOSFETs subjected to NBTI，FN and HCI stress［J］.IEEE Transactions on E－lectron Devices，2006，53（7）：1583－1591.

［12］ Lee Y－H，Wu K，Linton T，et al.Channel－width dependent hot－carrier degradation of thin gate p MOSFETs［C］∥Proc of IEEE 38th Annual International Reliability Physics Symposium，2000：77.