一种雷达窄带数字接收机设计及关键技术研究＊

王先超 祁 岭

（海军驻洛阳地区航空军事代表室 洛阳 471009）

1 引言

传统模拟体制的雷达接收机受采样速率限制，且只能处理单一信号[1]，设备可靠性稳定性不高，接收机的数字化研究成为雷达系统发展重点。窄带接收机由于其带宽窄，在通带内出现同时到达多信号的概率小，可以实现对信号的高速处理，对带内信号有较高的拦截概率，是目前研究较多的一种数字接收机[2]，本文研究了一种被动雷达系统窄带数字接收机，设计上采取了基于脉宽匹配的多速率数字滤波器设计、采用归一化处理运算的参数提取、通过FPGA计数实现方位角求取等多项技术，可以增强信号的信噪比，缩短参数提取所需延时，简化相位计算，该窄带数字接收机已在工程中运用，对雷达系统设备稳定、技术指标提升起到了重要作用。

2 系统概述

该窄带数字接收机基于被动雷达信息处理系统，雷达系统由信号分选跟踪机、窄带数字接收机及测向处理机三部分组成（图1），信号分选跟踪分机主要完成对环境的分选、识别、分析[3]，对威胁信号提供PRI跟踪波门，可在系统引导下对通过滤波器的信号进行PRI跟踪，实时监视跟踪信号的变化，引导跟踪器跟踪；窄带数字接收机主要完成数据采集和数据的预处理；测向处理分机完成闭环、开环测向算法、延迟线的数字控制并具有与信号分选跟踪分机的通信功能。通过各分机的数据处理和分机间通信，即可完成辐射源信息采集与处理，并输出控制信息，完成对辐射源的跟踪。

3 窄带数字接收机系统设计

3.1 系统框图

窄带数字接收机采用软件无线电思想[4]，将接收到的中频信号通过ADC采样后转化为数字信号，然后进行数字下变频处理，包括混频、滤波、参数提取，得到所需的参数。

系统框图如图1所示，主要包括以下几个部分：

1）数据采样部分

利用高速ADC器件中频信号进行采样；同时，还选用低速ADC对参考信号ufRE和积分信号ug进行采样。

2）信号处理部分

信号处理部分采用高性能FPGA实现[5]，主要完成数字下变频、数字滤波、相位差Δφ以及S、C提取、硬件数字积分求取、利用ufRE和ug计算方位角αfw等工作，之后将数据Δφ、和αfw在控制信号EA（2..0）控制下通过数据线ED（9..0）送入测向处理器。

3）外围电路设计

为了保证电路的正常工作，还需要一定的辅助电路，如ADC前端调理电路、电源、时钟及FPGA外围电路等，各分机之间还需要进行隔离。

图1 窄带数字接收机系统框图

3.2 系统工作模式

窄带数字接收机能够在开环和闭环两种工作模式下给出所需信号，开环和闭环工作模式下的处理过程如下：

3.2.1 开环工作模式

在开环工作模式下，窄带数字接收机接收两路中频信号IF1、IF2，利用FPGA对其进行数字鉴相后，得到相位差Δφ，测向处理器对其进行数字积分得到数字信号，通过求取的极大极小值之差，即可求出信号与弹轴夹角βy；通过比较模拟信号ug和ufRE之间的相位差，则可以求取方位角αfw。

3.2.2 闭环工作模式

在闭环工作模式下，窄带数字接收机接受两路中频信号IF1、IF2，利用FPGA对其进行处理，得到IF1、IF2之间相位差的同相分量C和正交分量S，在C控制下对S进行积分，进而得到数字信号u′g；测向处理器利用模拟信号ug对驾驶仪进行控制，实现对导弹的控制。同时要求在闭环模式下也要输出仰角βy和方位角αfw，处理过程同开环工作模式。

3.3 系统功能

窄带数字接收机主要完成数据采集和数据的预处理，包括提取S、C、Δφ和αfw。即当系统分别工作在开环模式和闭环模式下时，窄带数字接收机能够提供后续信号处理所需的信息，功能包括：

1）接收两路中频信号IF1、IF2，经信号调理后，采用高速ADC芯片对其进行数据采集，求解两路信号的S、C、Δφ，在C控制下对S进行数字积分，得到；

2）接收参考信号ufRE和积分信号ufRE，经信号调理后，用低速ADC芯片对其进行数据采集，之后对其处理得到方位角afw；

3）将Δφ、afw等信号在控制信号 EA（2..0）控制下通过数据线ED（9..0）送至测向处理器。

3.4 系统工作过程

如图2所示，系统将采集到的两路中频数据x1（n）和x2（n）、参考信号ufRE（n）、积分信号ug（n）送入 FPGA 内部进行信号处理，得到Δφ、u′g、afw等信号，在控制信号 EA（2..0）的控制下，通过数据线ED（9..0）送入测向处理器进行进一步的处理。

图2 系统工作流程

4 关键技术研究及实现

4.1 混频、滤波

采用基于多相滤波的数字正交变换方法，可以得到本地的载波序列分别为0，1，0，－1和1，0，－1，0，混频过程变得非常简单，需要简单的处理就可以完成，如图3所示。

图3 基于多相滤波的数字正交变换

如图3所示，滤波分为两部分，延时校正[6]和窄带滤波。延时校正滤波器1和延时校正滤波器2可以消除抽取后数据在时域上的不对准（相差π／2），窄带滤波器可以对信号的带外噪声进行滤除，提高信噪比。

本系统中设计了一种基于脉宽匹配的多速率数字滤波装置，在对信号脉宽进行识别的前提下，接收机根据不同的脉宽采用不同的滤波器带宽对信号进行处理，同时根据脉宽对输出的数据速率进行调节，可以在很大程度上滤除带外噪声，增强信号的信噪比，还可以减轻后续处理的复杂程度。

图4 基于脉宽匹配的数字滤波器设计

图4是基于脉宽匹配的数字滤波器框图，采用了三种滤波器带宽对信号进行滤波，分别是10MHz、1MHz、0.1MHz，其中采用了滤波器复用的方式，通过利用信号分选处理器给出的脉宽选择信号SEL（1..0）对各级滤波器进行选择，最终实现对不同脉宽类型的信号进行滤波；级间加入抽取模块降低数据速率[7]，有利于数字滤波器的设计；每级输出Data1、Data2、Data3送入数据选择输出模块 MUX，通过SEL（1..0）选择最终数据输出Data＿out，减小系统功耗。各级滤波器的时钟采用PLL统一管理。

系统在选择某些脉宽类型时，可以禁用某些滤波器，如脉宽类型为00时，1MHz Filter和0.1MHz Filter不需要工作，可以通过给滤波器加入使能信号来完成。通过对EN信号和SEL（1..0）进行编码，可以完成此功能。

4.2 S、C提取

4.2.1 提取原理[8]

设两中频信号分别为

则经过混频后的信号滤除高频分量后得到：

将信号s1（t）延时π／2后，在经过混频后的信号滤除高频分量后得到：

采用上述方法求解S′、C′，需要将其中一路信号延时π／2，对数字信号处理来讲实现存在一定困难，而且采用上述方法求得的S′、C′与信号幅度A1A2有关系，所以考虑采用其它方法来求解归一化后的S、C。本文采用归一化处理运算，所需延时较小，约10个时钟延时后即可得到归一化后的S、C。

4.2.2 采用归一化处理运算的S、C提取

把两中频信号分别经过数字下变频，得到两路信号的同相分量和正交分量[9]分别为

用归一化处理进行以下运算，得到

上述过程如平方、求和、开根号以及除法模块，都可以在FPGA内部调用模块实现。

4.3 方位角的求取

图5绘出了参考信号ufRE（实线）和积分信号ug（虚线）的图形，要求解方位角αfw，需要求解出两路信号的相位差。传统的求解相位差[10]的方法在本设计中很难实现，原因在于天线旋转一圈只能取得一个周期的参考信号和积分信号。如果对信号再进行滤波和相位提取，由于数据少，不能得到准确的值。

图5 参考信号和积分信号示意图

设计中采用另外一种方法实现方位角αfw的提取，可以通过比较两路信号ufRE和ug过零点的时间差Δt，然后利用公式afw＝2πffREΔt求得方位角αfw。

在利用FPGA实现时，可以在参考信号ufRE和积分信号ug的正向过零点时刻产生两个尖脉冲，利用这两个尖脉冲作为计数器的启动信号和终止信号，将计数器输出N和计数频率fclk进行运算，便可得到Δt，求得方位角αfw：

方位角αfw的分辨率Δαfw由参考频率fclk决定，Δαfw＝2πffRE／fclk。

5 结语

本文提出了一种工程上实用的窄带数字化接收机设计方案，采用高速采样ADC、高性能FPGA芯片和软件无线电思想，系统先进，集成度高，基于本设计思想开发的窄带数字接收机已在某被动雷达信息处理系统中试用，具有实时处理性强、可靠稳定的优点。

[1]赵国庆.雷达对抗原理[M].西安：西安电子科技大学，1999.

[2]孙垦.雷达数字化接收机[J].舰船电子对抗，2003，50（4）：32－33.

[3]Mark A.Richards.雷达信号处理基础[M].北京：电子工业出版社，2008.

[4]孙宏利.雷达接收机数字化分析[J].无线电工程，2011，41（3）：25－27.

[5]韩慧奇.模块化FPGA设计在某雷达接收机中的应用[J].电子技术，2009，51（9）；33－35.

[6]戈稳.雷达接收机技术[M].北京：电子工业出版社，2005.

[7]ELINT：The Interception and Analysis of Radar Signals[M].BeiJing：Publishing House of Electrnics Industry，2008.

[8]苏军海，张龙.宽带雷达机动多目标检测[J].电子与信息学报，2010，32（3）：564－569.

[9]Chan h C.Radar sea－clutter at low grazing angles[J].IEE Proc.－F，1990，137（2）：102－112.

[10]何勤.一种通用中频数字化接收机的实现[J].现代电子技术，2009，298（11）：15－18.