10～50 MHz地基低频射电天文数字接收机及上位机软件研制

许丙强， 白宇， 路光， 平劲松， 王明远， 杨文军， 王震， 严发宝,5*

1 山东大学空间科学研究院空间电磁探测技术实验室， 山东威海 264209 2 中国科学院国家天文台射电部， 北京 100101 3 中国科学院大学空间与天文学院， 北京 100101 4 中国科学院新疆天文台， 乌鲁木齐 830046 5 山东大学机电与信息工程学院， 山东威海 264209

0 引言

低频(<50 MHz)射电天文观测是研究早期宇宙高氢红移、黑暗时代、再电离时代，探索木星或太阳系其他行星及太阳爆发，获得空间天气层析成像视图，超高能量宇宙射线，等离子体研究和其他天文研究的重要观测手段(Du et al．，2015；Feng et al．，2018；Jester and Falcke，2009；Wang et al．，2020 and 2022b；Yu et al．，2019)．

目前对低频射电天文观测的研究进入了前所未有的繁荣阶段，但该频段不同于高频波段，观测受到多种因素影响．Bentum等(2020)认为主要影响源于电离层：一方面电离层会完全阻挡来自太空的低于电离层截止频率(～10 MHz)的信号，另一方面电离层会反射或折射人类常用的低频段无线电广播信号，使得电磁信号充斥在电离层中形成射频干扰．基于此，将该频段射电研究划分成两个领域，即天基观测与地基观测(梅丽等，2018；平劲松等，2021；Zarka，1998；Tian et al．，2017)．

梅丽等(2018)研究认为天基观测可有效降低地球电磁层影响及人类活动所造成的无线电干扰．天基观测设备有许多，例如美国STEREO/SWAVES，探测频段包含HFR(40 kHz～16 MHz)、LFR(10～40 MHz)与FFR(50 MHz)(Kaiser，2005)；中国嫦娥四号，搭载低频射电探测仪，探测频段0.1～80 MHz(叶培建等，2019)．天基观测频段普遍较低，得到的频谱更干净，但由于技术难度较高，受地球无线电或探测器天线间干扰等影响，使得此系列探测器取得的科学数据有限．

地基观测虽然受到自然条件限制，但由于其建造方式经济，相关技术手段成熟，仍是低频射电观测的主要手段．国内外部分低频射电观测设备及参数如表1所示．例如，欧洲的LOFAR(The Low-Frequency Array，Van Haarlem et al．，2013)，探测频段为10～240 MHz；美国长波长阵列的首个接收站LWA1(the Long Wavelength Array 1，Taylor et al．，2012)，探测频段为20～80 MHz；澳大利亚的Learmonth(Kennewell and Cornelius，1983)，探测频段25～180 MHz；法国的南希观测阵NDA(Nancay Decameter Array，Lecacheux，2000)，观测频段10～120 MHz；我国明安图VLF频段观测设备(Chen et al．，2021)，实际探测频段25～70 MHz；山东大学槎山太阳射电观测站CSO(ChaShan Observatory，Du et al．，2017)设备，观测频段150～500 MHz，后扩展了25～110 MHz频段(Wang et al．，2022a)．这些装置均是世界上比较先进和成熟的大型低频射电望远镜．综上，国内相应频段射电观测设备相对较少，能涉及到50 MHz以下低频射电信号的设备更少．因此，在太阳活动峰年到来之前，研制一套低频段、高分辨率、稳定运行的设备具有重要意义．

表1 国内外部分低频段射电观测设备及参数Table 1 Some low-frequency radio observation equipment and parameters at home and abroad

为弥补研究空缺，山东大学空间科学研究院与中科院国家天文台合作，联合研制了一款针对低频段(10～50 MHz)天文信号的射电观测设备，该设备运行在新疆奇台．该低频射电观测设备时间分辨率为0.5～32 ms，频率分辨率为15.3 kHz，不但可开展太阳射电观测，还可开展以木星为代表的行星射电观测，从而揭示行星自身等离子体环境物理特性，提供探索系外行星的新途径．本文从关键器件选型、仿真与设计、接口和通讯、功能模块等方面，对该观测设备的核心部件——数字接收机与上位机软件进行论述．

1 数字接收机设计

1.1 设计背景及需求

奇台低频射电观测设备组成主要包括天线、模拟前端、数字接收机与上位机软件，数字接收机和上位机软件在射电观测系统中的位置如图1所示.

图1 数字接收机与上位机软件位置示意图Fig.1 Digital receiver and upper computer software position diagram

数字接收机是射电观测仪器中的核心部分，决定了观测系统的时间分辨率、频率分辨率、动态范围等指标(Shang et al．，2022)．Yan等(2020)认为对于现代数字接收机，高速采集和实时处理是接收机的核心技术设计要点．为满足低频观测需要，奇台低频射电观测设备数字接收机需能接收带宽为10～50 MHz、功率>-60 dBm的信号，且要满足数据采集、数字信号处理、数据传输、时间同步等设计要求．

1.2 数字接收机组成

数字接收机包括采集卡与工控机，位于模拟前端之后，用于接收模拟前端输出的信号，以适当的采集频率，将连续的模拟信号转换为离散的数字信号．采集卡结构如图2所示，其内部配置有支持最高采样率125 MSPS、16 bit双通道的AD9265，K7系列现场可编程门阵列(Field Programmable Gate Array，FPGA)，读写速率1600 MHz的4 GB板载动态随机存取内存(Dynamic Random Access Memory，DRAM)等．数据通过AD9265采集后，在FPGA中进行数字信号处理，包括加窗、快速傅里叶变换(Fast Fourier Transform，FFT)、求功率、累加取平均和封装打包等，最后经过高速串行计算机扩展总线标准(Peripheral Component Interconnect express，PCIe)传输给工控机．工控机装载Windows 7系统，具有PCIe x16卡槽以承载采集卡，为采集卡提供系统环境，也为数据转存与显示提供处理平台．

图2 采集卡主要结构Fig.2 Main structure of acquisition card

数字接收机中ADC芯片选型设计、FPGA选型设计、接口设计与通讯部分等是重要设计内容，将在下文介绍．

1.3 ADC芯片选型设计

ADC芯片决定了采集卡的采样频率、采样位数等参数，是数字接收机的核心器件之一．采集卡选型标准主要跟所测量的数据频率有关．根据奈奎斯特采样定理，进行模数转换的过程中，要想保留原始信号的全部信息，采集频率必须大于或者等于原信号的2倍．考虑应用与成本，本系统选择的芯片型号为AD9265，芯片详细参数如表2所示．

表2 AD9265主要参数Table 2 Main parameters of AD9265

根据表2可知，AD9265支持双通道16 bit 125 MSPS采样，即每秒钟每个通道可采集1.25×108个16 bit的数据，最大支持两个通道同时采集．ADC输入带宽300 MHz，即可对频率小于300 MHz的信号进行采集；芯片信噪比(Signal-Noise Ratio，SNR)典型值(125 MSPS采样，70 MHz输入信号)为79.0 dBFS，即ADC满量程输入下，信号功率与噪声功率值相差79.0 dB；模拟输入信号<±1 V，50 Ω阻抗下，最大输入功率10 dBm．

本系统设计采样频率为125 MSPS，所探测信号最大频率50 MHz，根据奈奎斯特采样定理，由式

50 MHz×2=100 MHz<125 MHz

(1)

可知采样频率符合奈奎斯特采样定理．

利用MATLAB仿真采集卡对信号的采集情况，观察信号落在奈奎斯特采样区的位置．设置2个功率均为-40 dBm、频率分别为20 MHz与50 MHz的正弦信号，作为实际信号(20～50 MHz)的边界，用于模拟实际待测信号．加入高斯白噪声，模拟背景噪声，使信噪比SNR=10 dB左右，观察信号测试情况．

图3a是信号时域波形图，图3b为信号经过8 k点(1 k点=1024个数据)快速傅里叶变换(Fast Fourier Transform，FFT)后的功率谱．可知，采用125 MSPS采样率对被测信号进行采样，信号将位于第一奈奎斯特采样区，频谱未发生混叠．

图3 MATLAB仿真ADC采样数据图片Fig.3 MATLAB simulation ADC sampling data picture

ADC的无杂散动态范围(Spurious-Free Dynamic Range，SFDR)也是系统设计中的一项重要指标．SFDR衡量的是相对于转换器满量程范围(dBFS)或输入信号电平(dBc)的最差频谱伪像，是转换器的主要性能指标之一(刘文政和王德恒，2020)．本系统ADC的满量程输入为10 dBm，为保证采集卡安全，输入1 dBm的正弦信号，设置125 MSPS采样率测量其无杂散动态范围．ADC直接采集时域数据，利用MATLAB做8 k点FFT得出结果．根据杨莉军等(2013)研究，结合图4可看出数据不仅包含输入信号，还有量化噪声、系统内部电路的干扰噪声与输入信号携带的外部噪声等．输入信号1 dBm测得相对满量程数值为-9.9 dBFS，最大谐波-74.5 dBFS，SFDR为64.6 dB．保证测量条件不变，若将输入信号功率提高至10 dBm，噪声变化不大的情况下，对应SFDR也会相应增大至73.6 dB，由以上测试与推算可知，采集卡的SFDR大概为73.6 dB．

图4 ADC无杂散动态范围测试图Fig.4 ADC spurious free dynamic range test diagram

1.4 FPGA选型设计

FPGA芯片是数字接收机进行数字信号处理的关键器件，本系统选择的是K7系列FPGA，其详细参数如表3所示．

表3 XC7K410T部分资源Table 3 XC7K410T partial resources

XC7K410T可提供40万个逻辑单元、63550个可编程逻辑块单元、最大可分配RAM约5.6 Mb、1540个数字信号处理(Digital Signal Processing，DSP)计算单元、约28 Mb块随机存取存储器(Random Access Memory，RAM)、多达500个I/O．

FPGA设计中最重要的是数字信号处理．根据图5可知，数据处理通道有两条，一路是频率域数据，另一路是时间域数据．两者可以通过程序控制切换．时间域数据的处理相对简单，只需将连续不断的数据按指定长度截开，封装成数据帧传送给计算机内存即可．频率域数据的处理相对繁琐，步骤包括加窗、快速傅里叶变换、求功率谱、累加取平均和封装数据等，下文将具体介绍各部分设计细节．

图5 FPGA内部数据处理步骤框图Fig.5 Block diagram of FPGA internal data processing steps

第一步加入窗函数，是为减轻频谱泄露与栅栏效应影响．一方面，自然界中信号是无限长非周期的，若直接对原始数据进行截断，会引入不可预测的其他频率成分，频谱在频带内产生拖尾现象，造成频谱畸变与能量泄露．另一方面，运行FFT算法会产生栅栏效应．因此需在FFT处理之前，加入窗函数．根据工程经验与窗函数的特点，选择汉宁窗．

图6a为20 MHz正弦波、50 MHz正弦波、高斯白噪声的混合信号加上汉宁窗之后的信号时域波形图；图6b为信号经过8 k点FFT变换之后的功率谱．从图6a可以看出，时域信号两侧并不是直接截断，而是缓慢减小到零，这是加入汉宁窗的影响，可以有效地抑制频谱泄露，保证FFT之后主瓣信号更接近真实信号．对比图3b与图6b的信号可得，20 MHz信号FFT之后频谱强度由-40.73 dBm变为-40.09 dBm，50 MHz信号由-40.36 dBm变为-40.13 dBm；可见，加入汉宁窗，信号的频谱更接近真实值-40 dBm．

图6 MATLAB仿真数据加入Hanning窗之后的影响Fig.6 Influence of adding Hanning window to MATLAB simulation data

处理流程中，第二步，核心步骤是傅里叶变换(FFT)．任何一个函数都可通过无限个频率不同的正弦函数累加得到，这是信号谐波分析的基础，也是傅里叶变换的本质(时方等，2015)．FFT是一种可以实现离散傅里叶变换的快速算法，已经是FPGA处理中常用与成熟的算法．Xilinx公司的Vivado软件提供了高性能、高度参数化的IP核(Intellectual Property core)，用户配置相关的参数即可完成FPGA中相应的运算．但对于时间或频率分辨率较高的FFT实现，容易受到FPGA资源限制；因此，采用Zhang等(2022)研究的一种资源占用较少的实时快速傅里叶变换(MPR-FFT)，大大减少了资源占用．考虑到频率分辨率要求与FPGA资源利用情况，选择FFT点数N为8 k点，完成之后数据的频率分辨率约为15.3 kHz，具体计算如式(2)所示：

125 MSPS/8 k点=15.3 kHz.

(2)

第三步处理是求信号的功率谱．调用IP核进行FFT输出的结果是傅里叶变换的实部与虚部数据．需要调用两个乘法器将实部与虚部分别取平方，然后再调用加法器将两者相加，即可得到数据傅里叶变换之后的功率谱数据．

第四步，累加取平均．首先计算原始数据的数据量，ADC的采样位数为16 bit，采集卡设计有两路采集通道，可以通过式

16 bit×2×125 MSPS=0.5 GB·s-1，

(3)

计算采集卡接收的数据量为0.5 GB·s-1．考虑到实际应用需求与数据存储能力，直接存储源数据会导致后续数据处理与存储存在压力，因此需要选取合适的累加次数以减少数据量．

系统设计16、64、128、256、512和1024共计6种频谱累加，默认128次．假设计算1组频谱所需要的时间为Ts，当前的时间分辨率即Ts，计算如式(4)所示:

Ts=8 k点/(125 MSPS×2)=32 μs,

(4)

经过N次平均之后，时间分辨率变为N×Ts．由于N取值可为16、64、128、256、1024，所以N×Ts值为512 μs、2.0 ms、4.1 ms、8.1 ms和32.8 ms可选．

数据处理完成后需要将其封装成指定的帧结构，以供后续传输、存储或读取.每个数据帧大小为32 kB，包括帧头(8 B)与数据(32 760 B)两部分．

FPGA信号处理中有一项工作穿插于整个系统流程中——量化．Yan等(2021)提出在FPGA中实现信号处理操作时需要量化，并将量化值用有限精度的数字表示，就需要考虑数据的表示格式．系统处理流程中，加窗、FFT处理等操作需要进行大量的乘法和加法运算，则必然会增大数据位数，占用较多逻辑资源，因此必须对处理后的数据进行截位．常用的截位方法是直接对数据低位进行直接截断，这种操作相对简单，对于截取较少位数的数据时可以起到不错的效果，但截取的数据位数过多时，会对原始信号产生影响，在频谱图上表现为出现许多谐波，使得信号截位后频谱数据质量下降．因此，本系统采用一种优化算法，近似截位法，即假设截位位数为n(此处指截去低n位)，则先将数据加上2n-1-1，然后再截去数据的低n，这种方法可以有效降低零频尖峰和其他频点异常，改善信号分析质量(Yan et al．，2021)．实际应用中，考虑到数据截位会牺牲掉一部分动态范围，由于整体信号强度较低，所以选择牺牲掉高位数据，系统动态范围为-78 ～-6 dBm．

1.5 接口与通讯设计

数字接收机设计中，接口部分与通讯部分同样至关重要，接口设计包括工控机时间同步接口设计、采集卡参考信号接口、磁盘阵列连接接口等，通讯部分包括采集卡与工控机的信号通讯与数据传输方式，详细框图如图7所示．

图7 数字接收机相关接口连接示意图Fig.7 Digital receiver correlation interface connection diagram

数字接收机接口设计中最重要的是时间同步设计．与时间相关的要求有三个：(1)数字接收机某一时刻时间的准确性；(2)数字接收机计时的准确性；(3)数字接收机对数据采集时间戳记录的准确性．因此，需要外接外部网络接口，接入网络时间协议(Network Time Protocol，NTP)服务器提供的1 PPS脉冲、10 MHz采集卡时钟参考、BD/GPS时间接口．

针对数字接收机内部时间点的准确性，采用与外部标准时间对时同步的方法．数字接收机有外部BD/GPS授时模式(默认)和网络授时(ms级精度)两种方式，前者需要借助NTP时间服务器进行配置，后者需要连接互联网．NTP时间服务器有独立的天线可接收BD/GPS信号，BD/GPS接收机授时精度<30 ns，其内部接收机接收到信号后进行解析，将时间信息通过交换机传送给终端(数字接收机)，终端授时精度μs级(考虑局域网延迟)．

针对数字接收机计时准确性，需要外接NTP时间服务器提供的10 MHz恒温晶振，该晶振由BD/GPS控制和驯服，频率稳定度<5×10-12/s，24 h偏差10 μs．该参考源可用于采集卡内部时钟参考，例如采样过程中的计时等．

针对数字接收机对数据采集时间记录的准确性，采用NTP时间服务器输出的1 PPS脉冲的上升沿作为采集触发信号，并将采集数据的第一个点的时刻记录为时间戳信息保存在帧头中．

工控机与磁盘阵列通过万兆光纤连接，为其提供数据存储硬件媒介.

数字接收机通讯部分设计主要指采集卡与工控机的信号通讯与数据传输方式．通过PCIe连接，板卡兼容PCI Express 2.0标准，通过PCI Express 8-lane总线连接到工控机的PCIe插槽上．每对Lane支持5.0 Gbps(Gen2)的数据传输速度，采用8-lane机械结构，连续数据传输速率达2.8 GB·s-1．

工控机需要装载windows7 64 bit或windows10 64 bit系统，并且需要安装PCIe相关驱动文件QTPcieCard.inf和QTPcieCard.sys．驱动安装之前，需要将采集卡安装到工控机的PCIe插槽中并给工控机上电．每次上电开机启动过程中，操作系统枚举系统上的PCIe 设备，分配物理内存空间，并自动装载驱动程序，配置硬件信息．

采集卡与工控机之间通讯信号与数据传输采用PCIe 协议，直接存储器访问(Direct Memory Access，DMA)模式，数据传输只需要控制控制器即可，无需CPU干预，可大幅提高传输效率，具体细节将在上位机软件设计部分说明．

1.6 数字接收机主要技术指标

(1)探测频率1～62.5 MHz，探测功率-78～-6 dBm；

(2)时间分辨率0.5～32 ms可调，频率分辨率15.3 kHz；

(3)双通道，125 MSPS采样率，16 bit分辨率；

(4)BD/GPS授时接收机授时精度ns级，终端时间同步精度μs级；

(5)PCIe协议，数据传输速率2.8 GB·s-1．

2 上位机软件设计

2.1 系统分析与总体设计

为满足观测需求，要求上位机软件能完成通讯，接收与存储数据，实时显示频谱数据与强度图图像等功能．根据软件开发需求，采用面向对象的开发方法，应用微软公司的微软基础类库(Microsoft Foundation Classes，MFC)和Teechart v8画图控件，研发了具有针对性的用于天文射电观测的上位机软件解决方案．软件总体设计思路如图8所示．

图8 软件设计Fig.8 Software design

上位机软件设计主要包括四部分：数据采集、图像显示、响应用户配置和数据存储．本文将从通讯模块设计、功能模块设计和数据定标三部分对上述内容分别进行阐述．

2.2 通讯模块设计

上位机软件对采集卡进行信号通讯、参数配置、数据获取等操作需要集成相关的通用编程接口QT-API，该编程接口包括应用程序编程接口(Application Programming Interface，API)动态链接库、驱动接口函数、板卡参数定义与寄存器地址等信息．它采用标准接口封装，可支持C/C++语言对其进行调用，本系统的上位机软件将其集成到MFC开发平台，配合其他函数完成数据存储与显示等功能．

上位机软件通讯模块具体可分为信号通讯与数据传输两部分．信号通讯主要指上位机软件对数字接收机发送相关指令完成参数修改、参数配置等功能，需要软件调用API函数配置FPGA的寄存器，FPGA中的控制模块通过读取寄存器值来运行相关算法，实现通讯．数据传输主要指上位机软件获取数字接收机采集的数据，需要通过PCIe协议，利用DMA数据传输方式，配合软件其他程序完成．

2.2.1 触发与数据传输协议

数据传输需要配合采集卡的触发模式，可通过API函数将采集模式配置为多次触发模式，触发源为外部高电平触发，即上文介绍的数字接收机接入的1 PPS秒脉冲信号上升沿．每次触发信号到来，采集16 k个点(32 kB)数据，FPGA完成数据处理之后，将数据封装成相应的数据帧，每完成规定长度的数据，相应的数据传输信号被拉高，数据被上传，完成数据传输．

采集卡与工控机的数据传输采用PCIe协议，DMA数据传输模式．每次DMA传输数据为32 kB，即每次采集完的数据都会被及时上传到工控机内存中，DMA机制详细数据传送步骤如图9所示．

图9 DMA数据通讯示意图Fig.9 DMA data communication diagram

首先，驱动程序向工控机的系统申请一片内存空间(PCIe空间)用于数据传输，工控机将该地址告诉FPGA．当FPGA要进行数据传送时，FPGA内部的DMA模块发出中断信号，安装在工控机上的驱动PCIe DMA控制器响应信号，并向位于应用层的上位机软件发送event事件信号和传送数据，数据被缓存到之前申请的PCIe空间．

上位机软件接收到event信号之后，首先判断数据是否传输完成，然后从PCIe空间中复制数据到用户申请的动态内存中进行下一步数据处理(线上处理或将数据转存)．数据复制完成后，工控机向驱动返回一个信号量告知可开始下一次DMA操作．依次循环，可连续不断地从板载内存读取数据到工控机内存，完成数据传输．

2.2.2 程序设计与实现

信号通讯通过调用API函数即可实现．

数据传输步骤相对繁琐，因此软件设计中，利用单独的数据采集线程实现此功能．

程序流程如图10所示．线程启动，向系统申请指定大小的动态内存Buf用于缓存采集卡接收的数据．程序调用API函数控制采集卡采集数据，并实时判断采集的数据是否正确，数据错误则丢弃数据，数据正确会存储到全局变量Buf中，然后将数据复制到数组A与数组B中进行数据转存(这两部分数据用于画图程序)．当数据采集到指定的大小会置存文件标志位(标志位1与标志位2)，为存储数据线程提供存文件信号；之后判断系统是否要退出，继续执行则转到数据采集部分进行下一个文件数据的采集，退出则关闭采集卡停止采集，释放之前申请的动态内存，停止此线程．

图10 数据采集线程处理步骤Fig.10 Procedure for processing data acquisition threads

数据采集线程可以控制数据采集、数据缓存，存文件与画图程序可通过访问数据采集线程中缓冲内存Buf获取数据．

2.3 功能模块设计

上位机软件功能模块主要介绍软件针对射电天文接收机研发的具有针对性的功能模块，包括界面显示与参数配置模块，数据存储模块两部分．下文将分别对这部分功能进行阐述．

2.3.1 界面显示与参数配置模块

软件设计中界面显示模块包括频谱数据显示与强度图显示界面，两者均为实时显示，数据刷新速率为500 ms(通过软件的定时器控制)．频谱数据显示界面如图11所示，默认显示频谱数据，时域波形图显示作为可选功能，通过参数控制模块切换；强度图显示界面如图12所示，可显示一段时间(约1 min)内频谱数据的强度图，数据从左至右按帧作画，画完自动存储．强度图可根据需要不同的色表，以突出显示天文事件，存储的图片是后期判断系统是否捕获天文事件的重要依据．

图11 上位机软件主界面Fig.11 Main interface of upper computer software

图12 上位机软件强度图界面Fig.12 Upper computer software strength chart interface

参数控制模块如图11所示，与时频数据显示模块位于同一界面，可完成用户输入信号响应，对采集或显示参数修改等功能．

2.3.2 数据存储模块

数据存储模块功能是将缓存在Buf中的数据存储到指定文件夹，详细运行步骤如图13所示．

图13 数据存储线程Fig.13 Data storage thread

首先，程序获取系统时间，作为存储bit文件的文件名．依次判断标志位1、标志位2(设置两个标志位是方便进行乒乓存储)是否为true，“否”则退到上一步重新获取系统时间，“是”则进行存文件操作．存文件完成之后，清标志位；至此，一个文件的存储完成．最后判断系统是否要退出，“否”则转到开始部分进行下一个文件的存储，“是”则退出程序．

2.4 数据标定

定标是接收机进行定量化应用的前提，而定标精度是微波辐射计各个指标能否圆满完成正常任务的前提(彭璐，2008)．数字接收机若直接采集时域信息，可利用ADC芯片的电压计算公式计算出ADC采样数值与真实电压值的关系即可．但是由于FPGA处理过程中涉及到许多截位或平方运算，会导致无法通过公式计算出真实值，需要利用信号源或其他器件进行标定．本系统采用外部接入信号源，测试系统读数，将两者对应起来完成定标．如信号源输出功率值A=-20 dBm、频率30 MHz的正弦波信号作为输入信号，运行上位机软件，将采集到的值与 -20 dBm对应．具体步骤：(1)连接信号源与数字接收机，设定信号源输出频率30 MHz，功率A=-20 dBm；(2)在软件内部首先对测得的原始数据x取功率值得到X=10 lg(x)，利用上位机软件读出尚未标定的输入信号(频率为30 MHz处)的数值X0；(3)计算X0与A的插值E=A-X0，E即为以30 MHz为标准得到的系统定标的补偿值，由于ADC芯片各频点响应差别不大，可将此值作为全频点的补偿值，则定标后的数据如式(5)所示:

y=X+E=10 lg(x)+E.

(5)

理想情况下，信号源输入信号，ADC不同频率的响应是一致的．但实际应用中，不同频率点输入相同功率时，由于元器件幅频响应不一致，会导致输出功率存在偏差，从而引入误差，此时需要对信号进行平坦度补偿(徐珂等，2021)．如图14所示，B点为标定所选取的单频率点，若直接将B点作为全频率点标定曲线，补偿效果如图中黑色实线所示．由于器件的不一致性，A、C两点处可能会存在误差．若要对每个点精确补偿，需要测得每个点的数值，然后对每个频率点进行补偿；实际测试中可知，造成数字接收机各频点响应不一致的主要原因是数字接收机底噪的不平坦．因此，只需解决接收机底噪的不平坦的问题即可大幅提升数字接收机的平坦度．具体实现步骤包括: 先按照式(4)进行标定，然后将某一时刻数字接收机的底噪(该底噪应该具有代表性、通用性)记录在一个数组a中；以选择参考标定的频率(30 MHz)在该时刻的数值S作为标准，将数组a中的每个值与S做差得到插值数组ΔE，此时新的定标公式如式(6)所示：

图14 数据标定示意图Fig.14 Data calibration diagram

y=X+E+ΔE=10 lg(x)+E+ΔE.

(6)

3 测试结果分析

自主研制的数字接收机与上位机软件已成功应用于新疆奇台观测站低频(10～50 MHz)射电观测设备，自2021年6月投入运行后，一直监视太阳活动和行星射电爆发，已成功捕捉多次太阳射电爆发．下文列举一次成功探测到的太阳Ⅱ型射电暴，并以目前国际上比较知名的观测站——澳大利亚低频观测站(Learmonth Solar Radio Spectrograph，其观测频率达25～180 MHz)作为对比，来分析本系统的探测能力．奇台低频射电观测设备观测采用的累加次数为默认值128次，时间分辨率为4.1 ms；频率分辨率为15.3 kHz；澳大利亚Learmonth观测设备的时间分辨率为3000 ms，频率分辨率约为128 kHz．从指标上看，本系统时间分辨率与频率分辨率皆高于Learmonth设备．

2021年9月28日，协调世界时(Universal Time Coordinated，UTC)时间06∶20，一次强烈的II型太阳射电暴同时被本设备与Learmonth设备观测到．该事件观测数据结果如图15所示，奇台低频射电观测设备观测结果图16、图17所示．

图15 澳大利亚观测设备提供的观测数据，右侧色标单位为(dBm/15.3 kHz)，数据来自World Data Center，https:∥downloads.sws.bom.gov.au/wdc/wdc_spec/data/learmonth/raw/20/Fig.15 Observation data provided by Australian observation equipment, right colorbar unit (dBm/15.3 kHz), data from World Data Center， https:∥downloads.sws.bom.gov.au/wdc/wdc_spec/data/learmonth/raw/20/

图16 本系统提供的观测数据，右侧色标单位为(dBm/15.3 kHz)Fig.16 Observation data provided by the system, right colorbar unit (dBm/15.3 kHz)

图17 本系统提供的观测数据，右侧colorbar单位为(dBm/15.3 kHz)Fig.17 Observation data provided by the system, right colorbar unit (dBm/15.3 kHz)

奇台低频射电观测设备采用对数周期天线进行观测，其输出信号有两个通道，通道1(水平极化)与通道2(垂直极化)．而且由于新疆奇台观测站20 MHz以下信号干扰严重，所以系统对两个通道的模拟前端进行了不同处理．通道1多加了两个微波器件，一个20 MHz高通滤波器滤除低频信号(可以看到图16中20 MHz以下信号被明显衰减)；另一个是低噪放，保证系统对20～50 MHz范围内信号具备更高的探测能力．通道2则完全保留1～50 MHz范围内的信号观测，但模拟前端整体的放大功率比通道1小．简言之，通道1对20～50 MHz信号具有更高灵敏度的探测能力，通道2对低至1 MHz的大功率信号保留了探测能力．

从图16、17可知，两者观测到的太阳Ⅱ型射电暴轮廓基本相同．观察25～50 MHz频段信号，与澳大利亚观测设备发布的数据对比，奇台低频射电观测设备更精细，具体爆发细节清晰可见．除此之外，图17可以看出通道2中18～25 MHz内信号也出现爆发现象，说明对同一天文事件，奇台低频射电观测设备可对更低频率信号进行观测，可以更全面解读事件发生机理，更具研究优势．

4 结论与讨论

数字接收机和上位机软件设计是射电接收机观测系统研制的重要内容．本文研制的10～50 MHz地基低频射电观测数字接收机及上位机软件的时间分辨率和频率分辨率等指标均达到射电观测领域先进水平．

数字接收机探测频率为1～62.5 MHz、接收功率覆盖-78 ～-6 dBm、频率分辨率15.3 kHz、时间分辨率0.5～32 ms可选．核心器件ADC支持125 MSPS采样率、16 bit分辨率位数；数据采集方面支持原始时域数据或经过FFT运算后的频域数据采集，支持双通道采集．采用XC7K410T系列FPGA，拥有丰富的资源可完成数字信号处理操作．采用BD/GPS授时，精度可达微秒级．数据传输采用PCIe协议，数据传输速率达2.8 GB/s．

上位机软件能够完成通讯，数据接收与存储，实时显示频谱数据与强度图等的功能．通讯协议采用PCIe，DMA数据传输模式，可实时传输数据，并完成数据同步显示．频谱显示结合强度图显示，提供多方面数据显示渠道，便于观察天文事件．数据标定通过采用全频带误差补偿修正的方法，大幅提高了定标精度．

2021年6月，本文提出的数字接收机与上位机软件已成功运行在新疆奇台低频(10～50 MHz)射电观测系统中．该系统进行着不间断的观测，多次成功探测到太阳Ⅱ型、Ⅲ型等射电暴，为我国射电研究领域增添了一套高分辨率、长期稳定运行的低频射电系统．经过与澳大利亚低频射电仪器观测到的爆发图像对比，本系统探测精度更高，观测频段更低，爆发图像更为清晰，许多指标处于世界前列．系统后续可以开展以木星为主的行星射电观测．同时，系统配备GPS时钟严格控制时间精度，可与嫦娥-4号空间低频射电设备、明安图日像仪、山东大学槎山太阳射电观测站开展星-地联合观测，有望在上述研究领域取得新成果．

经过实验室严格测试和新疆实地运行，对各项指标与探测结果进行分析后，表明系统各项指标可满足射电观测需求．但系统仍存在不足之处需要改进，例如受到FPGA芯片资源限制，频率分辨率点数无法再提高；上位机软件存储的强度图图像，需要人工分辨图像中是否包含爆发事件，后期可加入深度学习功能的软件识别程序，使其自动识别爆发图片，保存有用数据，删除无用数据；上位机软件缺少报错自检机制等. 后续研究中可对其进行改进．