基于FPGA的多体制遥测信号调制数字化设计方法

2022-07-08魏小东艾冬生孙发鱼闫志宏

探测与控制学报 2022年3期

魏小东，艾冬生，孙发鱼，闫志宏

(1.西安机电信息技术研究所，陕西西安 710065；2.西北工业集团有限公司，陕西西安 710043)

0 引言

PCM/FM作为国际遥测标准和国军标规定的遥测体制，仍广泛应用于各类导弹、火箭弹等飞行器的遥测系统中。目前，常规兵器遥测系统最高传输码率大多低于2 MBps。主流发射机实现调制多采用单点或两点锁相调频方法，需要设计对应的硬件系统来满足这种调制方式的不同载波频率、码率和频偏等指标需求。

传统模拟调制一般采用变容二极管直接调频或锁相调频技术实现。受变容二极管频率特性限制，直接调频法不能实现高码率调制，锁相调频可实现高码率，但低频响应较差，无法实现直流调制[1]。另外，采用模拟调制体制的遥测发射机不能进行通用化、可重构设计。

随着常规兵器测试需求的不断提升，遥测参数大幅提升(模拟参量可达上百个)，加之图像传输需求，模拟调制的传输码速率已经无法满足遥测系统的需求[2]。因此，本文提出一种标准统一的弹载遥测调制系统，该系统具有传输码速率高、灵活性和通用性等特点。系统采用可重构设计，通过模块间相互组合调整，不仅能够满足小型弹载遥测系统小容量、低码率的任务需求，也可以满足测量参数分布范围广的大容量、高码率遥测任务需要[3]。多体制遥测调制系统可通过软件重新配置不同类型任务的特定需求，能够有效推动弹载遥测传输设备的系列化、通用化发展。

1 多体制遥测系统调制原理及总体方案

1.1 原理及特点

多体制遥测调制实现需要通过PC上位机控制总线控制调制模块。PC上位机在计算机上使用编程语言编写串口通信协议的控制界面，在界面中，选择调制参数信息，发送命令后控制指令就会通过串口通信发送至FPGA中，然后FPGA接收到PC上位机传送过来的串口数据，根据需求进行对应调制。基于目前兵器遥测技术的应用需求，多体制遥测调制应具有以下特点：

1) 工作频率：2 200～2 300 MHz；

2) 调制方式：PCM/FM、PCM/QPSK；

3) 调制码速率：20 KBps～20 MBps；

4) 中心频率、频偏等参数可在线配置。

1.2 总体方案

本文采用全数字方法设计实现多体制遥测调制，通过数字化技术构建一个具有开放性、标准化、模块化、通用、统一的硬件平台。通过注入不同的算法软件,可实现PCM/FM、PCM/QPSK调制模式，同时实现高码率调制[4]。

高码率数字化调频体制是利用载波的频率变化来传递信号信息。调制输出信号的瞬时频率值与调制信号的时变频率正相关。数字化调制通过DDS技术实现将量化后的调制信号作为相位值变化量附加到DDS输出信号上，控制输出信号正比于调制信号的时变频率，实现调频。

图1 数字化调频实现原理框图Fig.1 Schematic block diagram of digital frequency modulation

高码率数字化调相体制同调频体制的区别在于，调相体制是利用载波的不同初始相位值直接表示数字信号信息，采用数字化方法实现调相过程主要有零中频法和中频法两种。零中频法是指在FPGA内部完成对基带信号的正交变换，经D/A输出正交模拟基带信号，再同射频载波信号进行正交调制，输出已调射频信号。中频法是指在FPGA内部，正交基带信号同生成的正交中频载波cos(ωct)和sin(ωct)相乘，输出I/Q两路正交中频调制信号，经上变频至射频后经天线发出[5]。

两种方法相比，前者是直接调制至射频载波，无带外杂散干扰，但由于数模转换器输出的模拟信号无法严格控制正交性，并且模拟载波会泄露信号信息，会导致射频调制输出信号带内频谱精确度差、信号信息泄露较高。后者直接在数字域实现调制，可严格实现基带信号相位及幅度的正交特性，输出的中频调制信号经上变频至射频输出，可以保证已调信号信息泄露较少，提高带内信息准确度，经比较最后选择后者即中频调制后上变频至射频输出方法。

2 基于FPGA的多体制遥测调制实现方法

2.1 系统架构

多体制调制模块的主要功能是完成PCM/FM、PCM/QPSK调制，输出70 MHz中频调制信号，硬件连接如图2所示，主要分为5个功能单元：FPGA及基带生成单元、参考时钟单元、RS422通信接口单元、程序/参数存储单元和D/A转换单元。其中FPGA作为信号处理调制核心，通过RS422串口同上位机实现通信，程序/参数存储单元分别完成程序和参数的存储保存功能，D/A转换单元将FPGA输出的数字信号转换成模拟信号。

图2 硬件结构图Fig.2 Hardware structure diagram

FPGA作为调制模块的核心处理单元，采用ALTERA公司的Cyclone Ⅲ系列EP3C40Q240C8芯片，该芯片具有丰富的可用资源，如：逻辑单元、乘法器单元、寄存器单元与锁相环单元。由于EP3C芯片内部不具有断电保存功能，因此必须加载外部存储器实现程序/参数存储。调制方式、码速率、载波频率等参数可以通过上位机软件进行灵活设置。

FPGA开发设计语言采用Verilog HDL语言，软件开发环境采用QuartusⅡ 13.1.0，运用Modelsim SE-64 10.4软件对调制输出信号进行仿真，以验证程序可靠性，最后将程序加载到FPGA后进行验证测试。

2.2 数字调制算法

2.2.1PCM/FM调制算法

PCM/FM调制信号时域表达式如式(1)，其中ωc为载波角频率，Ac是载波幅度，Kf为调制常数。假设输入PCM码流速率为fb，调制波的最大幅度为Am时，那么根据通信原理，最佳的频偏为f=0.35fb，调制常数Kf=f/Am=0.35fb/Am。

(1)

在正交域中，信号s(t)可以看作是由载波正弦信号被一个复数基带信号所调制，即被信号I(t)+jQ(t)所调制，用两个正交向量I(t)、Q(t)来表示。

S(t)=I(t)cos(ωct)+Q(t)sin(ωct)，

(2)

式(2)中，

(3)

对于数字调制信号而言，模拟信号积分过程可以转换成数字累加过程，因此PCM/FM调制信号表达式为：

(4)

2.2.2PCM/QPSK调制算法

正交相移键控(QPSK)是利用载波四个不同的相位来表示数字信息的调制方式，正交相移键控信号可表示为[6]：

(5)

式(5)中，ωc是载波的角频率，φn为载波相位，由基带数字信号控制；g(t)为码元波形函数，令I(t)=∑g(t-nTs)cosφn，Q(t)=∑g(t-nTs)sinφn，则有：

S(t)=I(t)cos(ωct)-Q(t)sin(ωct)。

(6)

QPSK每个码元含有两比特信息，QPSK信号可以看作是I、Q两路正交的BPSK信号调制后相加得到的。相同传输速率条件下，QPSK的频谱利用率是BPSK 的两倍。QPSK具有两种相位取值方式，一是：0°、90°、180°、270°；二是：45°、135°、225°、315°。

QPSK调制方式分为相位选择法和正交调相法，本文选用高码率下性能更优秀的正交调相法，输入的数字信号经串并转换产生I、Q两路速率减半的并行信号。两路并行信号要通过成形滤波器，成形滤波器一方面可以提高频谱利用率，另一方面能够消除码间干扰。滤波后两路信号分别与正弦波和余弦波相乘，形成两路调制信号再相加得到QPSK信号。

2.3 DDS载波生成模块

直接频率合成器是调制器的关键组成单元之一，其优点在于电路简单、体积小、锁定时间短、电路参数不固定可调、电路可复制性及一致性强[7]。

图3为DDS的实现设计框图。

图3 DDS实现设计框图Fig.3 DDS implementation design block diagram

由图3可知，DDS主要由相位累加器和ROM(read only memory，只读存储器)查找表组成。在系统时钟fclk的驱动下，相位累加器完成频率控制字累加，其输出值与相位控制字求和构成相位码，即相位地址，并通过该地址获取ROM查找表中的正余弦值，得到数字频率信号。其中正弦查找表通过Matlab生成[8]。

由于相位累加器的寄存器位宽为N，因此其地址满量程为2N。设相位累加器每次累加的值为K(频率控制字)，则需2N/K次累加才能达到累加器的量程。由于系统工作时钟周期Tclk为：Tclk=1/fclk，因此ROM查找表中余弦值完成一次累加输出的时间T为：