全耗尽绝缘层上硅技术及生态环境简介

赵晓松，顾 祥，张庆东，吴建伟，洪根深

（中科芯集成电路有限公司，江苏无锡 214072）

1 引言

半导体技术已经覆盖如手机、可穿戴设备、个人计算机、网络、安防、汽车等各类应用领域。其中，网络通信、数据处理、个人电子设备和汽车电子占据了绝大部分的半导体市场，是半导体市场的主要推动力。这些领域中，5G 技术、人工智能和汽车电子等不仅要求半导体器件具有较高的集成度，而且对功耗、射频能力和应用环境等也提出了要求。器件需要具备超低功耗和恶劣环境下优良的可靠性，同时要保持足够的性能和较低的成本以使用户能够接受。

全耗尽绝缘层上硅（Fully Depleted Silicon on Insulator, FDSOI）借助埋氧层（Buried Oxide, BOX）上超薄的硅膜和独有的体偏置技术满足了以上领域对于器件的要求，已经被应用在多个技术节点上。相比于体硅技术，FDSOI 具备更好的短沟道效应控制能力、更小的器件波动、更低的电容和结漏电，在单个器件性能上FDSOI 技术占据很大优势，而且FDSOI 技术能够和主流的体硅工艺兼容，大大节省了开发成本。除此之外，FDSOI 具有独特的体偏置能力，使得FDSOI 能够不借助工艺的调整而动态调整器件的阈值电压，实现性能和功耗的良好平衡。本文聚焦FDSOI 的技术优势，同时对FDSOI 的生态环境进行介绍，从而阐释FDSOI 的技术特点、应用情况和未来前景。

2 FDSOI 技术特点

主流的半导体工艺目前主要采用鳍型场效应晶体管（Fin Field Effect Transistor,FinFET）和围栅（Gate All Around,GAA）架构，通过将平面工艺中的沟道立体化实现更高的集成度和更好的电学特性。FDSOI 工艺仍然延用平面工艺，通过引入BOX 层和采用超薄顶层硅实现对器件沟道的有效控制。例如，意法半导体28 nm FDSOI 工艺采用12 nm 顶层硅、25 nm BOX[1]，格芯22 nm FDSOI 工艺采用小于7 nm 的顶层硅[2]。BOX 的引入增强了FDSOI 的射频应用能力，提高了极端环境下的可靠性。除此之外，FDSOI 引入了非掺杂沟道以减小阈值电压波动，提高器件的一致性，采用独有的体偏置技术以适应低功耗应用的要求。在制造方面，FDSOI 与主流体硅工艺兼容，可以沿用大部分制造工艺。

总体而言，FDSOI 技术在集成度和性能上略差于主流FinFET 工艺，但是其在功耗、设计和制造成本、射频能力上拥有显著优势，是低功耗应用领域的重要备选方案[3]。

2.1 全介质隔离

FDSOI 技术通过BOX 层和浅槽隔离（Shallow Trench Isolation,STI）的引入即可实现单个器件的纵向和横向的全介质隔离，消除了器件间的漏电和互补金属氧化物半导体晶体管（Complementary Metal Oxide Semiconductor Transistor,CMOS）结构的闩锁效应。源漏寄生电容的减小也会加快器件的操作速度。对于模拟电路而言，全介质隔离的引入减小了衬底的耦合和器件间的干扰，这使得FDSOI 能够有更好的频率特性。结构的简化使FDSOI 相对平面硅工艺可以实现更小的版图设计。

2.2 超薄非掺杂沟道

平面体硅工艺中，器件主要依靠增加沟道掺杂浓度或者晕环注入实现器件等比例缩小中短沟道效应的控制，但是浓度的增加会导致带隧穿增强和随机掺杂起伏，进而引起栅极诱导漏电流（Gate Induced Drain Leakage,GIDL）和器件参数波动。

FDSOI 采用超薄的顶层硅，通过将沟道区厚度控制在栅长的1/4 来提高栅极控制能力，减小短沟道效应，因此，FDSOI 中不需要通过掺杂来调控。超薄非掺杂的沟道在栅极作用下处于全耗尽状态，从栅极出发的电场线不能终止于非掺杂的沟道，只能终止于BOX下方的镜像电荷，这就使得电场线分布更加一致，减小了器件阈值的波动[4]，从而消除了随机杂质起伏的影响。对于模拟电路，取消沟道和晕环注入还能够实现比体硅更低的噪声和更高的增益。

超薄的顶层硅结构有效减小了器件的有效电荷收集体积，相比于部分耗尽绝缘层上硅（Partially Depleted Silicon on Insulator,PDSOI）和FinFET 具有更强的抗单粒子能力。

2.3 超薄埋氧及体偏置

FDSOI 的晶体管结构相比于体硅和PDSOI 具有更强的体效应，因此能够实现有效的体偏置，进而实现阈值电压的调整。BOX 厚度的选择需要在增强体偏置能力和减小源/漏衬底电容之间进行折中设计。体硅中寄生漏电流的存在限制了体偏置能力，PDSOI 中较厚的BOX 层使得体效应对沟道影响较小，两者均难以实现有效的体偏置。FDSOI 中BOX 阻挡了源漏到衬底的寄生电流，较小的厚度也提供了可观的体效应，因此，可以通过体偏置技术实现更广的阈值电压设计。意法半导体通过施加3 V 的前向体偏置（Forward Body Bias,FBB）实现低工作电压（0.5 V）5.5倍、高工作电压（1 V）34%的性能提升，通过施加3 V的反向体偏置（Reverse Body Bias, RBB）将漏电流缩小到原来的2%[5]。格芯通过体偏置技术实现了应用于0.40～0.62 V 的不同阈值电压的器件，以覆盖从低压操作单元到具有高密度高电流特点的位单元[2]。

FDSOI 独有体偏置技术的应用可以实现比主流体硅工艺更加灵活的阈值调整策略，对于实现功耗、性能和研发难度的平衡具有重要意义。

2.4 工艺成本

平面体硅工艺中，随着工艺节点的减小，单位面积晶体管数量增加，每个栅极的成本不断降低。与之相反，晶圆的费用以及良率的降低会使得每个栅极成本提高。当工艺节点进入22 nm，FinFET 取代平面工艺，每个栅极的成本随着工艺节点的演进而逐渐增加，其主要原因在于FinFET 的工艺更加复杂，需要处理三维结构下的工艺设计（掺杂、刻蚀、沉积等）。三星3 nm 节点的GAA 工艺则采用了堆叠纳米片结构[6]，增加了器件制备中多晶栅刻蚀、SiGe 去除、围栅制备的工艺难度，使工艺加工难度和良率成为难题。

延续平面工艺的FDSOI 工艺在成本方面则有着显著优势。FDSOI 通过沿用体硅工艺可以减小大量工艺开发成本，其简单的器件结构则可以节省部分制造费用。意法半导体28 nm FDSOI 工艺中，85%的工艺与体硅28 nm 工艺相同，14%的工艺由体硅28 nm 工艺优化调整而来，仅有2%的工艺是FDSOI 工艺独有。其简化的源漏电极制备和沟道掺杂工艺节省了制版费和工艺加工费用，而且简化的工艺对良率的提升进一步降低了整体的费用。从工艺成本角度来说，FDSOI比FinFET 和GAA 容易实现收益和制造能力平衡。

3 FDSOI 生态环境

FDSOI 和FinFET 均是半导体技术从28 nm 节点步入22 nm 节点时的可选项，但是由于当时FDSOI 衬底技术不够成熟和集成度不及FinFET 等原因，Intel率先在22 nm 节点采用FinFET 工艺，推动了FinFET生态环境的发展，使FinFET 成为主流的半导体技术。

FDSOI 自被提出起一直吸引着业界的目光。Leti推动了各个节点FDSOI 的器件研究和开发，Soitec 完善了FDSOI 衬底的制备，使FDSOI 的工艺制备成为可能，随后FDSOI 的生态环境建设开始加速，意法半导体、三星和格芯开始开发和引入FDSOI 工艺，恩智浦半导体、索尼、Mobileye、Lattice 开始采用FDSOI 进行器件设计，推动了FDSOI 知识产权（Intellectual Property,IP）的开发和完善。随着5G、汽车电子和边缘计算的发展，FDSOI 的优势逐渐凸显，其发展将进一步加速。

3.1 衬底

FDSOI 器件的沟道作为核心部分决定了器件的电学特性和工艺加工难度。考虑到器件沟道全耗尽的实现和工艺过程中硅的消耗，顶层硅厚度需要保持在10 nm 左右。顶层硅厚度和BOX 层厚度会显著影响器件特性，是器件波动的主要影响因素之一，而不是像FinFET，器件波动来源于Fin 的尺寸设计和工艺制备。这就对SOI 衬底的片间一致性和片内均一性提出了要求，增加了衬底制备难度。

早期多种SOI 衬底制备技术如介电隔离、外延生长快速热熔、多孔氧化、外延层转移等都被研究过，但是由于特性、成本和产能等问题都未能应用至今。当前主流的SOI 衬底制备技术主要有注氧隔离（Separation by Implantation of Oxygen,SIMOX）技术、键合后刻蚀（Bonding and Etch-Back SOI,BESOI）技术和Smart Cut 技术3 种。

其中SIMOX 技术主要是通过离子注入和退火工艺实现，而后两者主要基于直接键合技术。SIMOX 技术通过在硅片内注入氧离子后高温退火形成BOX层，BESOI 主要通过将制备了热氧层的两个硅片键合，而后依据厚度要求对硅进行刻蚀去除得到SOI 结构，Smart Cut 与BESOI 类似，但是在键合前热氧通过轻离子（H，He）被注入制备埋层，键合后通过机械力将硅从埋层分离，从而得到SOI 结构。SIMOX 由于需要借助离子注入，导致顶层硅的硅膜质量要比注入之前差，而且热氧形成的BOX 层和硅之间会存在过渡层，难以满足FDSOI 器件性能要求。同时，离子注入难以实现超薄埋氧和顶层硅的制备，不能满足先进制程对于衬底厚度的要求。BESOI 技术和Smart Cut 技术类似，通过键合技术规避了SIMOX 的问题，不过BESOI技术制备一片SOI 衬底需要两片硅片，而Smart Cut技术可以实现硅片的再利用，降低了SOI 衬底的制造成本。Soitec 通过Smart Cut 技术实现了硅膜厚度均一性SOI 衬底的制备，满足了65 nm 到12 nm 甚至更小节点对于SOI 衬底的需求[7]，为FDSOI 的研发和生产扫除了衬底方面的障碍。

Soitec 独力开发了Smart Cut 技术，并将此项专利授权给信越化学（Shinetsu）、环球晶圆（GlobalWafers）和新傲（SIMGUI）使用。2019 年全球SOI 市场份额中Soitec 占据60%，随后为信越化学（25%）、环球晶圆（5%）和新傲（2%），从中可以看出Smart Cut 技术已经成为SOI 衬底制备的主流技术。

虽然SOI 材料在特性上已经能够满足器件特性需求，但是SOI 衬底价格远高于体硅，使得其总体成本不能显著下降，制约了FDSOI 技术的进一步推广。

3.2 技术研发

3.2.1 FDSOI 工艺技术

FDSOI 器件是胡正明教授为解决器件难以延续摩尔定律微缩而提出的一种解决方案。在FDSOI 研究的推动和后续发展中，Leti 占据了重要地位，Leti 自2005 年后与IBM、意法半导体、三星、格芯等公司合作，开展了28 nm、22 nm、12 nm 以及亚10 nm FDSOI的前期开发。

2008 年Leti 公司的WEBER 联合Soitec 和意法半导体的研究人员对FDSOI 的沟道设计进行了研究，指出采用超薄非掺杂沟道能够有效控制器件阈值电压的波动性[4]。

2012 年IBM、意法半导体、格芯、Renesas、Soitec、Leti 等公司的研究人员针对14 nm 节点FDSOI 技术进行研究，提出了双STI 隔离技术以实现更加灵活的体偏置能力[8]和应变SiGe 沟道以提升pFET 的性能[9]。同年，意法半导体和Leti 开发了28 nm FDSOI 技术平台，主要针对高速低压数字应用[1]。

2013 年意法半导体的LIU 等人联合Leti、IBM、Renesas、Soitec 和格芯公司的研究人员，实现了栅长20 nm、BOX 25 nm 的高性能FDSOI 器件[10]，首次展示了SiGe 沟道pFET 器件的低阈值波动，证实了FDSOI具备从28 nm 微缩到14 nm 的能力。Leti 的MORVAN等人联合意法半导体的研究人员首次实现了后栅（Gate-Last）工艺的FDSOI 器件，并对栅极可靠性和器件特性进行了评估，其制备的器件栅长缩小到了15 nm[11]。Leti 和意法半导体等公司评估了FDSOI 微缩到10 nm 节点的主要困难及解决方案，例如，减薄SOI层[12]或者BOX 层以实现栅长的进一步微缩、采用应力优化技术等[13-14]以提升器件直流特性、减小电容提升交流性能、采用双STI 结构实现电路级优化。Leti 的POIROUX 等人联合意法半导体的研究人员对FDSOI的物理模型进行了研究提取，首次实现了可供业界使用的有效模型[15]。

2014 年Leti 的ANDRIEU 等人和意法半导体的研究人员联合评估了版图设计对双沟道（应变SOI 衬底用于nFET，应变硅锗沟道用于pFET）器件的影响，通过优化版图使nFET 和pFET 的迁移率分别提升了10%和20%[16]。意法半导体针对14 nm 工艺节点提出了用原位掺杂外延技术改善源漏电阻[14]，用应变SiGe沟道改善pFET 驱动能力。同时，意法半导体的WEBER 等人联合Leti 和IBM 的研究人员展示了14 nm FDSOI 在高性能低能耗应用中的能力，并展示了相同速度下环形振荡器40%的动态功耗减少以及高性能和低功耗应用的阈值需求解决方案[17]。

2016 年，鲁汶大学的KAZEMI 等人联合Leti 和意法半导体的研究人员对28 nm FDSOI 技术的射频能力进行了评估，他们提取了FDSOI 器件的寄生参数，发现FDSOI 展示了更好的截止频率（约280 GHz）和最大振荡频率（约250 GHz）[18]。同年，意法半导体的GHOULI 等人验证了Leti UTSOI 模型在模拟和射频建模中的准确度和有效性[19]。2017 年Leti 和意法半导体的BERTHELON 等人针对10 nm FDSOI 技术开发了DITO（Dual Isolation by Trenches and Oxidation）技术，提高了SiGe 沟道的应力和体偏置效率，实现了36%的PMOSFET 驱动电流增加[20]。

FDSOI 技术发展路径已经被Leti 等公司所展示，阐明了FDSOI 进入10 nm 节点的技术可行性。目前商用FDSOI 的先进节点为28 nm（意法半导体，三星）和22 nm（格芯），代工厂开发节点聚焦在18 nm（三星）和12 nm（格芯），还未达到10 nm 节点。技术的预先研究领先代工厂2 个节点，使得FDSOI 节点进一步演进面临的技术挑战变小。

3.2.2 FDSOI 产品开发

近几年，FDSOI 技术路径已经被很好地展示，研究人员开始将目光投向FDSOI 的产品开发和场景应用上。

2015 年伯克利大学的KWAK 等人基于28 nm FDSOI 实现了工作电压1 V 时550～2260 MHz、0.4 V时35 MHz 的可自我调节的时钟发生器，占据面积为1120 μm2，功耗为2.7 mW[21]。伯克利大学的DUAN 等人基于28 nm FDSOI 工艺实现了6 位46 GS/s 的模数转换器（Analog-to-Digital Converter，ADC）的制备[22]。

2016 年Leti 的FRANCESCHI 等人联合法国格勒诺布尔大学的研究人员基于FDSOI 实现了量子处理器[23]。鲁汶大学的STREEL 等人实现了首个基于28nm FDSOI 的超低功耗接收器片上系统（System on a Chip，SoC），能效为14 pJ/bit，适用于802.15.4a 接收器[24-25]。

2017 年Leti 的ZAINI 等人基于28 nm FDSOI 体偏置技术，实现了可调超低功耗无电感低噪声放大器，通过控制偏置和背栅电压，可以实现16 dB 电压增益下300 μW 的低功耗[26]。格勒诺布尔大学的DIRANI等人系统性地分析了基于28 nm FDSOI 工艺制备的无电容1T-DRAM，他们采用Z2-FET 作为存储器单元，并实现了低编程电压下大的电流容宽和可忽略的漏电流[27]。Leti 的KADURA 等人通过集成FDSOI晶体管与BOX 层下方的二极管，实现了有效的光探测器，也证实了静态随机存储器（Static Random Access Memory,SRAM）单元可以被光控制[28]。

2018 年Leti 的TRIANTOPOULOS 等人首次评估了FDSOI 三维集成中的自热效应[29]。格芯的DÜNKEL等人基于22 nm FDSOI 技术实现了铁电场效应晶体管的嵌入式非挥发存储器，达到了105以上的擦写次数和高达300 ℃的工作温度[30]。

2019 年意法半导体的ARNAUD 等人基于28 nm FDSOI 技术实现了嵌入式16 MB 相变存储器和带有高模拟性能的5 V 晶体管以用于汽车电子微控制应用[31]。恩智浦半导体的DINH 等人基于28nm FDSOI工艺针对高性能射频器件进行了设计，实现了具有良好射频性能的横向扩散金属氧化物半导体（Laterally Diffused Metal Oxide Semiconductor,LDMOS）、插指电容、变压器、电感等元件以用于瓦级功耗的射频放大器制备，其射频特性与先进的SiGe 和GaAs 工艺相同，尤其是首次实现了截止频率100 GHz 的3.3 V/5 V的射频LDMOS[32]。Leti 的HAMEAU 等人利用28 nm FDSOI 技术设计了射频功率放大器和低噪声放大器[33]，展示了FDSOI 技术的射频场景应用能力。法国格勒诺布尔大学的SANDRINI 等人实现了氧化电阻存储器（Oxide Resistive Memories）嵌入式解决方案与FDSOI工艺平台的兼容[34]。德国德累斯顿和格芯基于22 nm FDSOI 技术实现了ARM Cortex-M4 的微控制单元（Microprogrammed Control Unit,MCU），达到了世界领先的能效。

2020 年Leti 的ANSALONI 等人基于FDSOI 实现了一维量子寄存器中自旋比特的读出[35]。Leti 的VIVET 等人完成了基于28 nm FDSOI 的6 芯粒（Chiplets）、65 nm CMOS 和插入器集成，实现了低延迟、低能耗的96 核心处理器[36]。PRINZIE 等人基于22 nm FDSOI 实现了5.8～7.2 GHz 的安定时间小于2 μs 的合成器[37]。ARM 公司的BOUJAMAA 基于FDSOI 工艺实现了14.7 Mb/mm2的自旋转矩磁阻随机存取存储器（Spin-Transfer Torque Magneto resistive Random Access Memory,STT-MRAM），对于嵌入式应用来说是已有报道的最优密度[38]。伯克利大学的WRIGHT 等人在美国国防部高级研究计划局（DARPA）的支持下基于28 nm FDSOI 实现了一个双核RISC-V 矢量处理器[39]。意法半导体的ARNAUD 等人开发了基于28 nm FDSOI 的嵌入式相变存储器用于汽车电子微控制器应用，实现了超高密度单元和三极管选择器的集成[40]。波尔多大学的TARIS 联合Leti 的研究人员基于28 nm FDSOI 实现了针对超低功耗应用的多模射频CMOS 低噪声放大器[41]。

2021 年苏黎世大学的NOVELLO 等人基于22 nm FDSOI CMOS 实现了2.3 GHz 全集成的DC-DC 转换器，最高效率为78.1%[42]。意法半导体的ABOUZEID 等人基于28 nm FDSOI 实现了总剂量效应动态补偿的抗辐照加固Cortex-R4F SoC，抗总剂量能力达到50 krad（Si）[43]。鲁汶大学PAUL 等人基于28 nm FBB FDSOI 技术实现了集成超低漏电SRAM和具有可调工艺、电压、温度补偿的超低功耗Cortex-M0 MCU，相比于14 nm FinFET 工艺[44]、40 nm超低功耗eFlash 工艺和55 nm 深耗尽沟道工艺[45]均有了不同程度的提升[46]。

FDSOI 的应用领域主要向嵌入式、模拟/射频和极端环境（高温、辐射）方向拓展，主要面向汽车电子、物联网和极端环境中的低功耗应用。目前相关产品IP相比主流体硅或FinFET 工艺远远不足，成熟度较低。随着IP 的完善、市场需求的增强和技术的推广，FDSOI 技术对于上述领域的支撑能力将被进一步发掘和应用。

3.3 代工厂（Foundries）

当前产业界主流的工艺节点是28 nm 和22 nm，3个主要代工厂是格芯、意法半导体和三星。

3.3.1 格芯

格芯是一家位于美国加利福尼亚的半导体代工厂商。目前FDSOI 工艺节点为22 nm，命名为22FDX系列。格芯的22FDX 工艺于2016 年开发完毕[2]，2017年投入生产，2020 年对工艺进行优化，推进到22FDX+。

22FDX 工艺平台含有4 个核心器件阈值选项、2个I/O 阈值选项，集成3.3 V/5 V/6.5 V LDMOS、射频后端能力以及背栅偏置能力。IP 涵盖基础IP、接口IP、无线互联IP、非挥发存储器IP、模拟IP 及其核心IP。22FDX 平台包含如下4 个类型：a）22FD-ulp，应用于手机应用中不昂贵的SoC，工艺使用体偏置，相比于0.9 V 28 nm HKMG 工艺，其功耗减少了超过70%，操作电压为0.4 V；b）22FD-uhp，应用于带有模拟集成的网络应用，制造技术使用了前向体偏置、优化的金属层以及支持0.95 V 的过载；c）22FD-ull，主要用于物联网器件，特征漏电流低到1 pA/μm，制造技术包含可变的体偏置以及其他降低功耗的能力设计；d）22FD-rfa，主要用于射频和模拟应用，包括制造大规模射频应用，例如LTE-A 手机收发器、毫米波雷达和高阶MIMO WiFi 芯片组合。

22FDX 工艺平台主要针对消费者应用中的低端应用处理器、物联网、可穿戴设备、汽车电子、毫米波雷达、5G、SoC 等[47]，代表产品为低功耗SoC，借助FDSOI 集成射频能力、超低漏电和高能效的优势实现超低功耗SoC 产品。22FDX+增强了数字和射频功能，以优化射频前端模块设计。

3.3.2 三星

三星获得了意法半导体的28 nm FDSOI 工艺许可，并利用它创建了三星的28 nm FDSOI 工艺，命名为28FDS。28FDS 于2015 年投入生产，目前大批量生产17 种产品，而且三星的18 nm FDSOI 工艺也在开发中，暂定命名为18FDS。18FDS 工作电压为0.8 V，后端采用三星的成熟14 nm FinFET 技术，面积比28FDS 减少了35%。相比28FDS，18FDS 还提升了22%的性能并降低了37%的功耗。

三星的FDSOI 工艺平台针对射频应用和嵌入式MRAM 进行了设计，提供达400 GHz 以上的最大频率（fmax），并可应用于汽车电子。

3.3.3 意法半导体

意法半导体由意大利SGS 微电子和法国Thomson 半导体公司合并而成，于2012 年推出了28 nm FDSOI，生产自他们的Crolles Ⅱ300 mm 晶圆厂。与意法半导体的28 nm 体硅工艺相比，28 nm FDSOI 工艺的性能提高了32%～84%。意法半导体也与Leti 联合开发了14 nm 工艺，但是还没有投入生产。据报道，格芯的22FDX FDSOI 工艺也是与意法半导体合作开发的。

半导体产品线分为两类：一类是标准产品，如分立器件、功率晶体管、模拟电路构件模块、射频分立器件等；另一类是专用产品，如SoC、定制电路、专用分立器件、微控制器等。意法半导体FDSOI 28 nm 平台支持的产品有标准单元、内存、I/O、数据转换器（24 位高分辨率ADC、DAC）、时钟发生器和特殊IP。

3.4 Fabless 和OEM 公司

3.4.1 恩智浦半导体

恩智浦半导体公司总部位于荷兰，其产品涵盖汽车电子、移动设备、工业物联网、智慧城市、智慧家居和通信基础设施等领域，其i.MAX 7 系列和i.MAX 8 系列主要为安全、可穿戴设备和便携物联网、嵌入式和图像处理等应用提供低功耗解决方案，i.MAX 7/8 中共计9 款处理器采用了28nmFDSOI 工艺，如表1 所示。

表1 恩智浦i.MAX 系列部分产品

3.4.2 索尼

索尼是日本跨国企业集团，其面向汽车电子、图像摄像、图像传感、手机和投影等领域的产品覆盖图像传感器、大规模集成电路、激光二极管和微显示等方向。

索尼的新一代GPS 采用了28 nm FDSOI 技术。其CXD5605A 和CXD5610 在连续追踪模式下实现了6 mV 的功耗，并且分别支持可选电源集成电路和双带模式。

3.4.3 Dream Chip

Dream Chip 是一家系统级芯片设计公司，主要开发和设计汽车电子类的嵌入式软件和系统，在驾驶辅助、摄像监控系统和安全方面均有解决方案，在专用集 成 电 路（Application Specific Integrated Circuit，ASIC）、现场可编程门阵列（Field Programmable Gate Array，FPGA）、SoC 领域均有自己的软件和硬件IP。他们推出的首款用于汽车高级辅助驾驶系统（Advanced Driver Assistance System，ADAS）的SoC 芯片正是使用了格芯的22 nm 低功耗高性能FDSOI 技术。

3.4.4 Lattice

Lattice 是一家美国制造商，主要研制高性能可编程逻辑器件。他们于2019 年推出了基于三星28 nm FDSOI 的FPGA 技术平台Nexus，同时推出其首个产品CrossLink-NX，主要用于低功耗器件，也可以用于传感器管理、硬件安全、5G 设施和工业自动化应用。

4 结论

FDSOI 技术在生态完备性上难以比肩体硅和FinFET 技术，目前在产品领域和市场上并没有较大占比。但是，随着MOSFET 技术微缩优势逐渐放缓，FDSOI 技术在成本、功耗方面的优势逐渐凸显，尤其是其集成射频功能的能力，是物联网、5G、人工智能、汽车电子等领域的重要选择。以上领域的快速发展将推动FDSOI 技术的整体发展，随着FDSOI 技术生态环境的逐渐完善，衬底成本逐步降低、IP 更加完善、产品谱系不断拓展，最终会使FDSOI 成为以上领域的重要选择甚至主流技术。