基于R-HBT模型的三值CMOS忆阻混合型D触发器

2021-12-03王旭亮罗文瑶

杭州电子科技大学学报(自然科学版) 2021年6期

韩琪，王旭亮，吴巧，罗文瑶，林弥

(杭州电子科技大学电子信息学院，浙江杭州 310018)

0 引言

二值信号结构简单，容易辨别和实现，存储方便，抗干扰强，广泛应用于数字电路。但是，二值信号携带的信息量较少，在实现复杂逻辑功能时，其电路中器件多，复杂度高，功耗较大。而多值信号能携带更多的信号量，电路中的节点和布线较少，减少了集成电路芯片面积和引线数目，提高了数字电路的信息密度。

当前最热门的新型器件忆阻器由Chua于1971年提出[1]，广泛应用于存储器[2]、神经网络[3]、混沌系统[4-6]和数字逻辑电路[7-8]。在数字电路中，忆阻器与互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)电路的结合构成了各种二值忆阻混合型逻辑运算单元[9-11]和功能电路[12]。多值忆阻逻辑电路的相关研究也逐渐丰富，如三值忆阻全加器[13]、三值忆阻比较器[14]等，与二值逻辑相比，多值逻辑可以减少MOS管数量，提高空间利用率，应用于神经网络、图像处理等方面。本文以三值逻辑为例，采用三值CMOS-R-HBT忆阻混合型逻辑运算单元，该单元以CMOS和电阻-异质结双极性晶体管(Resistor-Heterojunction Bipolar Transistor，R-HBT)负阻型忆阻器等效模型[15]为核心，设计了三值CMOS忆阻混合型D锁存器和D触发器。

1 三值CMOS-R-HBT忆阻混合型逻辑运算单元

文献[15]设计了R-HBT负阻型忆阻器等效模型，该模型为阈值电压和阻值均可调的阈值型忆阻等效电路。若忆阻器的初始状态为低阻，当外加电压高于阈值电压时，忆阻器则转换为高阻状态，反之亦然。在数字电路中，信号大多是正向的矩形脉冲信号，因此可以采用单向的R-HBT负阻型忆阻器等效模型，其电路结构、符号以及在正向正弦信号激励下的伏安特性曲线分别如图1所示。由图1可知，R-HBT负阻型忆阻器等效模型在高阻态和低阻态之间的相互转变可近似看作开关，因此非常适合于数字逻辑电路的应用。

图1 R-HBT负阻型忆阻器等效模型结构、电路符号及正向伏安特性曲线

R-HBT负阻型忆阻器等效模型结合第二类带电阻的CMOS门电路结构，实现的三值CMOS-R-HBT忆阻混合型逻辑运算单元(反相、与非、或非)如图2所示，该结构解决了传统电阻三值CMOS逻辑门电路高低电平区输出短小且倾斜的问题[15]。因此，本文使用该三值CMOS-R-HBT忆阻混合型逻辑运算单元来设计三值CMOS忆阻混合型D锁存器和D触发器。

图2 三值CMOS-R-HBT忆阻混合型逻辑运算单元[15]

2 三值CMOS忆阻混合型D锁存器的设计

D锁存器是一种对电平敏感的存储单元电路。当控制信号为高电平时，输出信号随输入信号变化而变化；当控制信号为低电平时，输出信号保持之前的状态。三值D锁存器的定义与二值类似，即Q=D，D为输入信号，Q为输出信号。

本文首先设计了三值CMOS忆阻混合型D锁存器，结构如图3(a)所示，由4个三值忆阻与非单元(图中表示为NAND)和1个三值忆阻反相器构成，可用图3(b)的简化模型来表示。其中C为信号控制端，D为输入信号，QNAND为三值忆阻与非单元的输出。

图3 三值CMOS忆阻混合型D锁存器结构及其简化模型

三值CMOS忆阻混合型D锁存器真值表如表1所示，其仿真波形如图4所示。

表1 三值CMOS忆阻混合型D锁存器真值表

图4 三值CMOS忆阻混合型D锁存器仿真波形

图4中，三值忆阻反相器和三值忆阻与非单元均采用2 V工作电源VDD，输入信号D为0 V，1 V，2 V的三值信号。当控制信号C为高电平2 V时，输出Q与输入D的变化一致，C为0 V时，Q保持不变，符合D锁存器的定义。

3 三值CMOS忆阻混合型D触发器的设计

虽然，本文设计的三值CMOS忆阻混合型D锁存器在C=2时实现了信号的存储，但是，在控制信号有效时，D锁存器相当于通路，输入信号的变化导致输出产生多次状态转换。因此，本文采用主从型结构，设计了上边沿触发的三值CMOS忆阻混合型D触发器，如图5所示，由2个三值忆阻反相器和2个三值CMOS忆阻混合型D锁存器构成。