APP下载

电路设计引发的“六性”问题研究

2021-09-10陈冲冲樊虎曾凡王毅飞张进

电子产品可靠性与环境试验 2021年4期
关键词:电路设计加速度计总线

陈冲冲,樊虎,曾凡,王毅飞,张进

(中国人民解放军93160 部队,北京 100076)

0 引言

装备“六性”是装备质量的重要指标[1],并且是质量管理的核心内容,是对传统质量管理的必要扩充。它是装备形成战斗力的基础,可以提高装备作战能力,减少维修人力,缩小后勤保障规模,降低使用和保障费用[2]。

电路是装备中枢控制系统的载体,电路出现故障,对装备功能和性能的影响危害程度往往较高,甚至会造成工作瘫痪。武器装备电路系统复杂,存在模块多、元器件种类多、数量多、来源多和装配测试工艺复杂等问题,电路设计的“六性”问题将直接影响装备的“六性”水平,因此有必要提高电路系统的“六性”水平。

1 电路设计引发的“六性”问题分析

1.1 总线收发芯片使用不规范,上电存在过流隐患

总线收发芯片的特点是双向传输,使能和方向选择一般通过FPGA 等可编程芯片控制,但FPGA初始化时间长达数百毫秒,此时控制总线收发芯片方向的FPGA I/0 管脚电平状态不确定,如果总线收发芯片使能端口0E 没有接上拉电阻而直接连接FPGA 的I/0 管脚,总线芯片将直接可能输出电平信号,给后级带来总线冲突和过流隐患。

以某产品1553B 总线模块为例,总线收发芯片选用常用的SNJ54LVTH245AFK 芯片,该芯片具有使能端口和方向选择端口,设计人员将这两个端口直连到了FPGA 芯片I/0 管脚,而没有选择使用上拉电阻。如果使用了上拉电阻,在FPGA 初始化的几百毫秒内,使能端将一直为高电平,总线输出为高阻态,后级不会发生总线冲突和过流,但如果未使用上拉电阻,FPGA 初始化的几百毫秒内,使能端口将为不定态,总线可能输出高电平或者低电平而不是高阻态,致使后级可能发生总线冲突。经过实际测试,总线冲突时,电流可高达0.1 A,这超过芯片的承受能力。

该问题具有很大的隐蔽性:1)设计人员主要关注FPGA 初始化后的性能测试结果,对初始化过程中产品工作可靠性关注不足;2)过流不代表器件一定会损坏,FPGA 初始化后仍然可以正常工作,但会带来质量隐患。

反思:器件使用不规范,不代表产品性能不达标,但会给产品工作的可靠性带来隐患。在该例中,设计人员只关心了性能评价,而对可靠性分析不足。设计人员是增强产品健壮性和可靠性的主体,如果留下隐患,后期故障排查和已制品处理将很困难。

1.2 电源接口对称设计和保护不到位,导致可靠性不高

某型加速度计已工程化使用多年,在市场推广过程中,发生多起因电源接反而毁坏的现象。在惯导产品的研制过程中,该型加速度计也出现了在电源未接反情况下而烧毁的情况[3]。

通过分析,造成该问题的原因有两个:1)+15 V电源输入端接口与地线接口对称设计,俯视和仰视的差异造成判断失误,电源接反(如图1 所示);2)该型加速度计未设计电流过流保护和反向电压保护电路,由于电容充放电原因,在惯导产品上电和断电过程中,各个模块上电时序有差异,存在一定概率造成瞬间地线电压高于该加速度计供电电压,形成反向电压而烧毁。

图1 某型加速度计外接接口定义图

针对问题一,电源和地线对称设计,无论在什么系统,均有一定的错接概率,如果由于设计原因,必须采用对称设计,则可采用外接端口异形标识或者外壳记号标识的方法加以解决。针对问题二,虽然将加速度计损坏的原因归结为外部供电电源设计不合理导致,但该型加速度计的“脆弱性”却再次暴露,对此可通过在使用说明书中标明该型加速度计未有过流保护措施和反向电压保护措施,应在其供电电源中加入这两项保护措施来解决问题。

反思:该型加速度计的“六性”问题,完全是电路设计不合理引起的,设计人员对产品使用过程中的复杂环境预估不足,未能更多地站在客户角度去考虑问题。如果设计人员在产品最初设计时,考虑到这些问题,则完全可以避免发生后期问题。

1.3 电路布局中电容位置不合理,导致可靠性不足,引发电容断裂问题

电容是电路中非常重要的元器件,具有滤波、调相等作用。电容断裂将对产品功能和性能产生一定的影响。

在某型产品振动实验中,出现了贴片陶瓷电容断裂的现象。分析原因,为该电容位置接近定位孔位置,同时电路板振动方向与电容长边垂直,PCB电路板该区域形变大,机械应力大,超过瓷体强度而出现裂纹[4-5]。

反思:对于电路板应力分布,目前没有很好的仿真软件,难以定量分析,往往借助设计人员的经验设计,并通过环境适应性实验来进行验证,但由于研制阶段往往小批量试制,一旦无法暴露,将产生严重的后果。在电路设计鉴定中,没有明确的指标进行判断,设计人员应提高对机械应力的认识,设计中尽量降低应力,提高产品的“六性”水平。

1.4 电路设计小型化引起的“六性”问题

随着新技术、新工艺和新材料的采用,小型化是产品的重要发展方向之一。为之配套的电路也要实现小型化。

在某型陀螺电路设计过程中,为了实现电路小型化,大量使用0402 封装的阻容器件,并按照元器件连接关系密集排布。在陀螺测试调试过程中,需要根据技术协议,对其标度因数、零位等进行调节,方式为对电阻阻值进行更换。其中,由于零位与陀螺的敏感组件有一定的关系,难以一次到位,后期调整的概率较大。

在设计阶段,未考虑修调的可达性,需要修调的电阻周围被其他电阻密集地围绕,更换电阻可达性差,更换过程中容易对周围电阻造成影响,严重影响了更换效率并造成了质量隐患。该问题在产品大批量订货阶段才反映出来,由此占用了大量的人力物力。

为了实现某型加速度计电路的小型化,研制阶段采用了密封的混合集成电路工艺,使用过程中,发生了由于多余物引起功能异常的问题。虽然定性为生产工艺问题,但通过分析几起案例,发现有一定的共性,即均存在输出信号与地线之间阻抗异常的问题。通过分析发现,如果有一个不大于800 Ω的电阻处于输出信号与地线之间,该故障将复现。

通过对混合集成电路版图进行分析,承制方为方便布线,在电路板外缘走了一圈地线导通带,方便直接金丝键合。虽然方便了版图布局,但造成了电路板上地线导通带面积过大,且与大量未塑封器件距离过近,造成信号线通过多余物与地线搭接的概率增大,留下质量隐患。后通过版图优化布局,减小地线导通带线长和宽度,调整器件位置,成功地解决了输出信号与地线之间阻抗异常的问题。

小型化电路设计中,由于设计特点,可靠性、维修性、测试性和环境适应性等更应着重考虑,否则会对后续维修、测试带来很大的不便。小型化电路“六性”水平更加依赖于设计人员对产品“六性”的把握程度。在电路设计鉴定过程中,对小型化产品“六性”应重点讨论,深刻剖析,不将问题带到批产阶段。

2 结束语

产品的“六性”是设计出来的,一个成功的设计不仅仅指功能和性能满足规定要求,还应包括产品的“六性”设计是否成功。

本文通过实例阐述了电路设计对产品“六性”的影响,并进行了反思。发现造成这些现象的原因主要是:1)部分电路设计人员对“六性”的认识不足,接受培训不足,在产品预研阶段、方案阶段,存在把重心放在产品功能和性能上的现象,造成后期被动;2)电路设计具有专用性、特殊性等特点,鉴定中,国军标主要对电路设计中的通用特性,如元器件选用和筛选标准、电路板板级筛选标准和生产装配工艺等进行了明确[6],对设计过程中的“特殊细节”审查导向不足,更多地依赖设计人员的设计经验和认知水平,这些“技术细节”为电路系统的“六性”埋下了隐患;3)量化考核不足,产品某些“六性”要求,如容差错设计、余度设计等,仅为设计指导原则或者设计保证,并无具体的考核依据,而这些设计在保证产品“六性”中可能是关键性的。

在电路设计中,应最大限度地发挥设计人员的主观能动性,增加电路设计“六性”反向思考的步骤,重点考虑其设计的特殊性,让设计人员直面“技术细节”,对提高产品“六性”有一定的帮助。设计完成后,技术人员应反向考虑设计有没有可靠性、维修性、测试性、保障性、安全性和环境适应性等问题,做好剖析论证,根据其更改措施设立“合理化建议”奖等奖励措施,形成导向,提高设计人员对“六性”的认识水平。

猜你喜欢

电路设计加速度计总线
Altium Designer在电路设计中的应用
负反馈放大电路设计
基于PCI Express总线的xHC与FPGA的直接通信
机载飞控1553B总线转以太网总线设计
基于遗传算法的加速度计免转台标定方法
开漏输出比较器的峰值检测电路设计
常温下硅微谐振加速度计零偏稳定性的提高
高g值加速度计高冲击校准技术综述
CAN总线并发通信时下位机应用软件设计
多通道ARINC429总线检查仪