基于向量拟合的电机设备电磁干扰建模方法

许 洋，吴 昊，张 宾，赵庆岚，冯培伦

（1.北方自动控制技术研究所，太原 030006；2.驻太原地区第二军代室，太原 030006）

0 引言

随着人类对硬件效率的追求，造成硬件设备的速率越来越高，由此引发的电磁兼容问题也越来越严重。这类先进的硬件设备往往具有较高的系统效率及较小的系统尺寸。随着技术的发展，这些系统的转换频率设计得越来越高，导致在中频段（300 kHz～3 MHz）和高频段（3 MHz～30 MHz）会产生较大的干扰，容易引起其他敏感设备误动作。以电机为例，作为主要的能量转换装置，由于涉及到精密的控制，因此，各类变换控制器件在其中大量地应用，产生的电磁干扰能量较大，不能通过相关的电磁兼容标准试验。相关研究表明，电机电磁干扰可能造成控制开关误动作，产生轴电压和漏电流等负面效应［1-2］。为了对这类电磁干扰进行研究，建立相关电磁干扰模型是十分必要的。

国内外对各类电机设备电磁干扰模型的建立进行了广泛研究。文献［3-5］分析了电机分布参数的意义，并考虑了集肤效应和磁芯涡流效应，最终利用有限元软件对电机分布参数进行计算。此方法需要对电机的结构材料和尺寸有较为详细的理解，对于结构不能准确获取的设备其适用性不强；文献［6-9］提出了寄生参数概念，分析了设备中电磁干扰的实际传递回路，并根据各参数的意义进行建模。由于设备内电磁能量传输途径极为复杂，单独的寄生参数往往不能表明实际的电磁能量传输过程，因此，建立的模型往往不够准确。提高寄生参数的数量可能提升准确度，但会带来参数值求解难度的增加。文献［9-10］对设备干扰的源头和路径进行了详细分析，但是针对固定设备的建模方法具有特殊性，不便于推广应用。文献［11-12］提出的方法虽然准确度较高，但其研究频率范围不广，只覆盖10 kHz～1 MHz，尚不能满足GJB151B 中CE102 传导干扰测试的要求，因此，其应用具有局限性。

本文提出了一种基于向量拟合的电机设备电磁干扰建模方法，本方法原理是将干扰设备整体看作一个黑匣子，首先测量得到干扰设备的端口特性曲线，然后根据提出的通用拓扑结构单元建立起电路结构。在此基础上，可以用向量拟合法求得通用拓扑结构单元参数。为便于实际分析，可以进一步利用阻抗转换网络将共模及差模传导干扰依据实际电路进行合并。本文提出的建模方法具有较强的实用性和通用性，模型可覆盖10 kHz～70 MHz 的频率范围，并可根据要求进行频率延伸。通过仿真计算结果与测试结果的对比来验证该方法的准确性，并作出了误差曲线图。

1 宽频通用拓扑结构单元构建

通常来讲，电路在某个频段会呈现感性或者容性。根据设备在某频段呈现容性或者感性的特性，可将设备的电磁干扰路径划分为两种，对应的特性曲线如图1 所示。图1（a）所示曲线在低频时呈下降形态，说明在此频段内电路偏容性，而图1（b）所示曲线在低频时呈上升形态，说明在此频段内电路呈感性。在此频段内两种曲线均呈震荡形态。

针对图1 所示两类曲线，利用向量拟合法，结合通用拓扑结构单元概念，实现对电磁干扰传输通道的快速准确建模。建模中所采用的通用模型单元参照了电容和电感的高频模型且能够满足：1）通用模型单元串联后能够在原先频段内保持容性或感性，各个单元能够共存。2）通用模型单元能够自由组合表示各类的电磁干扰传输路径。

根据上文所述，结合电容电感高频模型，提出两种类型的通用模型单元：RC 并联模型单元和R（RL）C 并联模型单元。由于这些高频模型在有效频段内会产生谐振，体现在幅频特性曲线上就代表着一个波峰或者波谷，将其有机结合起来，就可模拟整个幅频特性曲线的形态。

图1 电机幅频特性曲线示例图

1.1 RC 模型单元

图2 所示为RC 模型单元结构，其阻抗计算公式如式（1）：

其转折频率如式（2）

图2 RC 并联电路拓扑单元

由于单元中所用器件采用理想元器件，因此，单元中电容起到隔直流通交流的作用。并且由于理想器件特性，其频率越高，通过的交流成分越大。单元中的电阻起到通直流的作用，在电路中干扰信号频率远小于f0时，干扰信号主要通过电阻传输，当电路中干扰信号远大于f0时，干扰信号主要通过电容传播，在极高的频率上可达到无损传输。

1.2 R（RL）C 模型单元

下页图3 所示为R（RL）C 模型单元结构，其阻抗计算公式如式（3）

电路谐振频率如式（4）

由于此通用模型单元既存在电感也存在电容，因此，会产生谐振，根据其中电感和电容具体的参数电路呈现感性或者容性，并且在谐振点其阻抗达到峰值。

利用上述两种通用拓扑单元，可以表示绝大多数电磁干扰传输路径（对于少数幅频特性曲线过于陡峭，且有较多尖点则误差可能较大）。越精确的模型需要越多的电路结构单元，在建立电路模型时应综合考虑计算时间和误差允许值，采用合适数量的通用拓扑单元。

图3 R（RL）C 并联电路拓扑单元

2 向量拟合法求解电路参数

要建立设备的黑匣子模型，目前有两种方法：神经网络法与有理函数逼近法。黑匣子模型相比于其他模型，其主要的优点是对设备传输特性的精确拟合。由于其可以忽略设备的电路结构，因此，这种模型对于宽频带、高精度的设备建模具有很好的适应性。黑匣子模型往往只关注设备的数学特性，因此，相对于电磁场仿真模型、集中参数模型和分布参数模型，其模型参数计算更为快速。黑匣子模型适用无源设备的宽频带模型建立，因为黑匣子模型无法反映设备的内在结构及电路结构，其模型不具备缩放性。在复杂设备的建模中，也可采用集中参数模型与黑匣子模型联合建模的方法，极大地加快模型的建立速度和节约模型的计算时间。

确定了曲线拟合需要的通用模型单元后，本文采用向量拟合法计算各单元参数。向量拟合，是一种适用于频域的数值计算方法，该方法可以对测量所得的幅频特性曲线结合相频特性曲线进行建模，该方法既可适用于单输入单输出系统，也可用于多输入和多输出系统。

应用该算法的目标是得到各个结构单元的参数，并使其频域行为特性能够与原系统匹配。其误差分析计算采用了最小二乘法，其传递函数是通过寻找最小化误差的平方和求得的。本文利用向量拟合法成功获得了通用拓扑单元参数，并且使阻抗频率曲线和相位频率曲线的误差较小。

首先在MATLAB-simulink 中根据曲线形态建立通用模型单元电路，电路中的环节根据上文所述建立，并在MATLAB 中编程计算，程序流程图如图4 所示。

图4 表示了利用向量拟合法求解电路参数的过程。首先根据相关公式及误差要求进行参数设定，选取多组测量所得数据进行模型参数的基本估计，然后分别进行试算，中止条件设定时应注意范围设定是否合适。范围过小会造成计算时间的大幅延长以及计算出现错误，范围过大则可能造成计算的误差较大。在实际应用中可采取范围从大到小进行计算，以期取得最佳效果。

图4 程序流程图

3 阻抗转换网络

在本文的测试过程中，采取了分别对设备的共模阻抗Zcm和差模阻抗Zdm进行测试的方法，在这种条件下，可应用本文方法及Zcm和Zdm的数据直接进行建模。在实际需要模型建立的应用中，共模差模干扰往往不能孤立，有时还会发生相对转化。因此，需要在一个整体电路中进行表示。

根据共模差模干扰的机理，采用图5 所示电磁干扰结构网络。

图5 电机电磁干扰结构网络

图6 电机电磁干扰测试示意图

图6 为电机测试示意图，采用阻抗测试仪测试点1 到点2 间的阻抗，设为Zdm，点3 到点2 间的阻抗设为Zcm。计算得：

式中，Zcm和Zdm包含了相位和幅值信息，在计算时将相位幅值数据转换为复阻抗数据。

解方程组得：

由此可以得出单个电路与组合电路之间的阻抗关系，运用上式可以方便地进行两种阻抗数据之间的转换。

4 建模实例及验证

本文采用电机设备对提出的模型进行了验证。表1 所示为测试电机参数。

表1 测试电机参数

测得Zdm数据如图7 所示。

图7 差模组抗幅频、相频曲线图

根据图7 的曲线形态，在低频段电路呈现容性，因此，可采取RC 电路进行表示。在中高频段曲线有3 个波峰，可以作为谐振点，因此，在中、高频段采用3 个R（RL）C 单元进行拟合。整个通用电路如图8 所示。

图8 拓扑电路结构图

将图8 电路结构在Matlab-simulink 中建立模型，并以参数拟合的方法进行计算，如表2 所示。

表2 差模电路参数列表

将得到的模型导入到Saber 软件中，将仿真得到的数据与测量数据比较，如图9 所示。

图9 差模组抗幅频、相频曲线误差图

从图9 可得，仿真曲线和实测曲线无论是曲线变化趋势还是曲线幅值都保持一致，几乎所有频段的误差均小于10%。由于向量拟合本质上是基于最小二乘法来进行的，因此，在仿真边界处出现的局部误差增大。在实际应用时，进行仿真频率边界的适度扩展可解决此问题。通过上述分析，说明本方法可以用于模拟设备的电磁干扰传输特性。

为了排除计算的偶然性，本文对电机的共模特性也进行了计算。其建模方法与差模干扰一致，计算得到的单元参数如下页表3 所示。将电路进行仿真，模型仿真数据与测量数据的比较如下页图10所示。

比较图10 可得，共模曲线测量值与模型仿真值基本吻合，其相对误差较小，可以接受，进一步验证了本方法的有效性。

表3 共模电路参数表

图10 共模组抗幅频、相频曲线误差图

5 结论

本文提出一种基于向量拟合的设备通用电磁干扰建模方法。本方法最大的优势在于建模不需要考虑干扰设备的结构和耦合途径，只需要测量干扰设备端口的阻抗幅频特性。本文采用三相电机进行建模，并且进行了仿真验证，所得曲线与实际情况相符合。利用该模型可以对各类设备传导电磁干扰进行建模，模型可以在各类软件中应用，方便对设备电磁干扰状况进行分析。

误差主要来源于两个方面，一是向量拟合过程中的计算误差，主要是来源于曲线不平滑处。二是电路拓扑建立过程中忽略的微小环节。使用更多的通用电路拓扑在理论上可以把误差减到足够小，但计算量也会相应增大。