SOI铁电负电容晶体管亚阈值特性研究

王步冉，李 珍，谭 欣，翟亚红

(1.西南电子设备研究所，四川 成都 610036；2.电子科技大学 电子薄膜与集成器件国家重点实验室,四川 成都 610054)

0 引言

随着集成电路领域的发展，半导体器件的特征尺寸不断缩小，集成电路的功率密度持续增加，为了制造超低功率CMOS集成电路，已研究了具有超陡亚阈值摆幅(SS)的场效应晶体管(FET)，主要有隧穿晶体管[1]、雪崩晶体管[2]、微纳米晶体管(NEM FETs)和铁电负电容场效应晶体管(NCFET)[3]，其SS小于物理极限值60 mV/dec。负电容场效应晶体管将铁电薄膜集成到栅极叠层中，被认为是实现超陡SS的一种有前途的方法[4]。本文主要研究的是铁电负电容场效应晶体管，通过在传统金属氧化物半导体场效应晶体管(MOSFET)的栅上引入铁电材料，利用铁电材料的负电容效应产生的电压放大效应使晶体管沟道中表面电位被放大，从而实现SS的降低。

本文设计了一种基于绝缘体上硅(SOI)结构的NCFET，利用TCAD Sentaurus仿真和器件工具对其进行仿真研究，得到了SS为30.931 mV/dec的NCFET器件结构和参数。最后仿真研究了铁电层厚度、等效栅氧化层厚度对NCFET器件特性的影响。

1 NCFET原理及仿真研究的器件结构

1.1 NCFET低亚阈值摆幅原理

在热力学限制下，传统MOSFET的SS存在一个极限值(为60 mV/dec)，SS的表达式[5]为

(1)

式中:VG为外部栅极电压；ID为漏极电流；φS为半导体表面势；CMOS为本征MOSFET的电容，其是由半导体耗尽层电容(Cdep)和栅氧化层电容(Cox)串联；CG为总的栅电容；kT/q为热电势[6]，室温下为26 mV。由式(1)可看出，对于传统MOSFET而言，SS存在一个理论极限值约为60 mV/dec。

NCFET实现低亚阈值摆幅的原理是利用栅极叠层的铁电材料的负电容效应。图1为铁电材料的双势阱能带图。图中，U为铁电材料的吉布斯自由能，P为铁电材料的极化强度。当外加电压V=0时，根据能量最小原则，A、B点为稳定态(见图1)，而负电容区域(NC)位于能量最大的区域，因此，在无外加电压时，铁电材料不会处于NC状态。随着V的逐渐增大，能带发生弯曲，当V>Vc(Vc为铁电材料的矫顽电压)时，此时能量最小点(即稳定状态)为B′点，因此会发生从A′点向B′点移动的过程，此过程会经过图中所示的负电容NC区域[7]。

图1 铁电材料双势阱能带图

对于NCFET而言，CG是由铁电电容(CFE)和Cox串联，在CFE处于负电容区域时，结合式(1)可知，如果CG<0，则可得到低于60 mV/dec的SS。要使CG<0，就要|CFE|0，故可得到NCFET正常工作且可有效降低SS，则有CMOS<|CFE|

在CMOS<|CFE|

(2)

由式(2)可知，|CFE|和CMOS越接近，即两个电容的匹配度越高，CFE的放大能力就越强。

1.2 NCFET器件结构

基于SOI结构的NCFET的器件模型及等效电容模型如图2所示，器件结构为在基于SOI结构的本征MOSFET的栅氧化层上堆叠金属层/铁电层/金属层(M/FE/M)栅极叠层。因金属层等势面的存在，在图2(b)的等效电容模型中可认为CFE和Cox是串联的形式。需要注意的是CFE和Cdep均为非线性电容。

器件结构中的金属层为氮化钛(TiN)，铁电层材料为掺锆的氧化铪——HfZrO2，其中Hf与Zr的浓度比Hf∶Zr=1∶1[9]。但是，本文得到的结论并不局限于此材料，所有具有负电容效应的铁电材料均可用作NCFET中铁电电容结构中的铁电层，本文选取HfZrO2材料，是因为相对于传统铁电材料(如BaTiO3、PbZrTiO3(PZT)、SBT[10]和P(VDF-TrFE)[11]等)，铁电氧化铪材料与硅CMOS工艺具有很好的兼容性，通常可通过掺杂Si、Zr、Y、Al、Gd、Sr和La等不同元素获得具有铁电性质的HfO2基薄膜[12-13]。

图2 基于SOI衬底的NCFET器件的结构及等效电容模型

2 仿真结果及讨论

首先通过TCAD Sentaurus仿真对添加了包含铁电材料的栅极叠层的NCFET进行分析。NCFET具体参数如表1所示。其中对于本征MOSFET的沟道长度、掺杂浓度等参数是按照TCAD Sentaurus中标准的SOI器件结构设置,铁电材料的各向异性参数(α,β,γ)参见文献[12]。

表1 NCFET具体参数

2.1 铁电层厚度的影响

为了研究铁电层厚度(tfe)对NCFET器件性能的影响，首先确定仿真中tfe的范围，CFE处于负电容状态且器件整体处于稳定状态时有CMOS<|CFE|

2) 取极限情况|CFE|=Cox，其中Cox=εox/tox，因此可得tox=2|α|εox。本文采用的铁电材料是HfZrO2，由表1可得，α=-6.8×1010cm/F。因此,在tox=4 nm时，分别仿真了tfe=20 nm，30 nm，50 nm，60 nm的NCFET。不同tfe下的NCFET的转移特性曲线如图3所示。

图3 不同tfe下的NCFET转移特性曲线

由图3可知，随着tfe增加，转移特性曲线斜率越来越陡。在tox=4 nm时，不同tfe的NCFET的SS如表2所示。由表2可知，随着tfe的增加，NCFET的SS在减小，且都突破了60 mV/dec的热力学限制。这表示在亚阈区NCFET的电流控制能力比传统晶体管的极限能力更强，且tfe越大，关断电流即SOI负电容晶体的泄露电流越小，同时开启电流越大，即驱动能力也越大，电流开关比也随tfe增大而增大。

表2 不同tfe的NCFET的亚阈值摆幅(tox=4 nm)

随着tfe增加，NCFET亚阈区性能的提高可以通过电容匹配[8]来解释。随着tfe的增加，CFE的绝对值减小，与CMOS的值逐渐接近，两个电容耦合度提高，则由负电容效应产生的电压放大效应[9]就更显著，即可以用更小的栅压控制较大的ID。

2.2 等效栅氧化层厚度

为了研究tox对NCFET器件性能的影响，在tfe=50 nm时，分别仿真了tox=2 nm，4 nm和6 nm的NCFET。不同tox下的NCFET的转移特性曲线如图4所示。表3为在tfe=50 nm时，SS的具体数值。

图4 不同tox下的NCFET转移特性曲线

tox/nmSS/(mV·dec-1)230.931449.392652.021

由图4可知，随着tox减小，转移特性曲线斜率越来越陡。这是因为随着tox越小，Cox越大，则具有放大效果的|CFE|可达最大值，为了CG<0，需满足|CFE|

3 结论

本文基于SOI衬底的NCFET，建立了NCFET器件的模型，利用TCAD Sentaurus对NCFET进行仿真研究。仿真结果表明，在本征MOSFET上添加包含铁电材料的栅极叠层，通过施加外加栅压可得到负铁电电容，从而使NCFET的亚阈值摆幅小于60 mV/dec，降低器件的功耗。最终，我们仿真获得了一种亚阈值摆幅为30.931 mV/dec的NCFET器件的结构和参数。本文的仿真结果与NCFET的“电容匹配”理论一致。

此外，仿真研究了铁电层厚度和栅氧化层厚度对NCFET器件性能的影响，仿真结果如下：

1) 铁电层厚度增加，NCFET亚阈值摆幅减小，且电流开关比提高。

2) 等效氧化层厚度减小，NCFET亚阈值摆幅减小。