基于AD9914的信号发生器的设计及实现*

王 权

（中国电子科技集团公司第二十研究所，陕西 西安 710068）

0 引 言

随着数字集成电路和微电子技术的兴起[1]，新兴的直接数字频率合成技术（DDS-Direct Digital Synthesis）得到了快速发展，与早期的直接频率合成（DS-Direct Synthesis）、锁相式频率合成（PLLPhase Locked Loop）等频率合成技术相比，DDS具有较短的频率切换时间、连续的输出相位以及频率分辨率高、相位噪声低、稳定度高等优点，被广泛应用于现代通信、雷达和高精度测量系统等领域。

对比分析以往所有的数字直接频率合成技术的优缺点，为解决以往设计实物的简易型、频率低、杂散多等问题，本文将高性能直接频率合成芯片AD9914与单片机C8051F500相结合，设计了一种实用的高性能DDS信号发生器，设计出的频率合成器输出频率范围：190 MHz～210 MHz，能够进行多种信号的频移键控（Frequency-Shift Keying，FSK）、相移键控(Phase-Shift Keying，PSK)、幅移键控(Amplitude-Shift Keying，ASK)等调制。并设计了一款性能极佳电容耦合谐振式带通滤波器以去除直接数字频率合成器自身原有的信号杂散问题。通过该设计实物的实验数据的仿真结果分析，表明其具有稳定的输出和较少的杂散信号，各项参数都达到预期值，设计简单多样且非常实用。

1 DDS原理及组成部分

1.1 DDS的基本原理

DDS本质上是一种采样系统[2]，在固定参考频率的基础上进行采样，获得一系列数字信号，再通过D/A转换器和低通滤波器输出正弦波。典型的DDS结构如图1所示，其包含5个部分：相位累加器、ROM查找表、D/A转换器、低通滤波器和参考频率源。DDS工作过程：频率控制字在每个参考时钟周期内与相位累加器累加一次，得到相位值放入ROM，通过查表将相位值转化成对应的幅度序列，再经过D/A转换器和低通滤波器得到所需的输出频率[3]。

图1 DDS结构图

1.2 相位累加器

相位累加器是直接数字频率合成器的核心，其工作原理如图2所示，累加器中包含有一个加法器和一个N位的相位寄存器[4]，其系统运行过程当第一个时钟脉冲到来时，加法器将自身的初始相位值与频率控制字K相加，并传输给相位寄存器，相位寄存器除了将相位值输出外，也反馈给了加法器，如此继续累加直至寄存器完成一次溢出，在这过程中完成一次溢出所花费的时间即为合成信号的周期，输出频率fout与频率控制字FTW和系统时钟fSYSCLK的关系可由公式1表达：

由公式1得出FTW，如公式2所示：

因为FTW必须为一个整数值，函数round(x)将自变量（x的值）四舍五入到最近的整数。FTW应该小于231，如果大于231，在编程后可能会产生频率混叠现象。

1.3 ROM查找表

ROM查找表中存储着相位与幅度的对应关系。当累加器输出相位信息后，ROM查找表将相位信息作为地址，读取查询表中相应地址对应的幅值信息，从而将相位量化序列转换为对应的幅度量化序列。

图2 相位累加器工作原理图

1.4 D/A转换器

D/A转换器可将上一级（ROM查找表）输出的包含幅值信息的二进制离散序列转换成连续的模拟信号[5]。D/A转换器的位数对合成信号的影响很大，会掺杂一些杂散分量，进而影响系统整体性能。

2 系统电路的设计

2.1 系统总体框架

整个系统电路包括C8051F500单片机电路、AD9914芯片外围电路、时钟、电源电路和滤波电路等。系统总体框图如图3所示。

采用C8051F500单片机芯片作为控制单元，通过PC机将写好的逻辑程序下载至单片机，单片机通过SPI 接口对 AD9914 芯片进行控制访问，电源电路为单片机和AD9914 芯片供电，外部时钟向AD9914 提供准确的控制时钟，AD9914经系统时钟与单片机的协同控制，输出设计的频率信号经过滤波后输出频谱纯净的信号[6]。

图3 系统总体设计框图

2.2 硬件电路设计

通过对DDS原理的分析不难发现，选择一款高采样率的 DDS 芯片有助于提高信号发生器性能。本文选用美国ADI公司新推出的一款DDS芯片AD9914，用以设计实现输出频率在190 MHz～210 MHz的信号发生器。

AD9914是一款自带12位数模转换器的直接数字频率合成器[7]，它的频率调谐分辨率达到190 pHz，参考时钟高达3.5 GHz，输出频率最高可到1.4 GHz，宽带无杂散动态范围小于-50 dBc，相位噪声优于-128 dBc/Hz。AD9914包含一个32位累加器，支持快速的频率跳变和频率转换，同时支持进行快速相位和幅度转换[8]，AD9914提供串行和并行两种输入输出方式，用户可根据需求进行设置。AD9914有五种工作模式：单频模式、Profile调制模式、数字斜坡调制模式、并行数据端口调制模式和可编程调制模式，工作模式的相关设置决定了DDS 的参数，即频率、相位、幅度，根据模式或具体控制位和功能引脚，将数据按频率、相位和幅度分成不同的组合。实际设计电路图如图4所示。

图4 AD9914引脚图

2.3 单片机与DDS芯片的连接

频率控制字有两种方式输入方式：串行输入和并行输入。基于二者优缺点，根据实际需求，本文选择串行输入方式。单片机C8051F500[9]与AD9914的接口图如图5所示。

CS，SCLK，SDIO，SDO,SYNCIO 为 AD9914 的串行 I/O 端口，其中 CS为片选信号，SCLK 为串行时钟，SDIO 为串行数据输入/输出端口，SDO为串行输出端口，SYNCIO为输入/输出复位，单片机通过串行端口配置 AD9914 的内部寄存器，控制AD9914 信号输出；RESET为AD9914的主机复位端口，将所有存储元件清零，寄存器设置为默认值;IO_UPDATE用于将I/O 缓冲内容传输到有效的内部寄存器中，因为写入的数据只是驻留在串行端口缓冲器中，处于无效状态，所以要利用此端口进行I/O更新，才能有效的配置寄存器；PS0，PS1，PS2为 PROFILE寄存器选择引脚，通过设置3个引脚的高低电平选择AD9914内部的16个 PROFILE寄存器。

图5 单片机与AD9914接口图

2.4 带通滤波电路的设计

由DDS技术直接产生的合成信号中存在大量的杂散分量，产生杂散的主要原因是相位截断、幅度量化、数模转换等误差累积[10]，需要对合成信号进行滤波处理。几种典型低通原型滤波器包括：巴特沃斯型、切比雪夫型和椭圆型滤波器。巴特沃斯滤波器通带内响应平坦而通带到阻带的过程不够陡峭。切比雪夫型的通带内衰减在零值和一个上限值之间做等伏变化，阻带内衰减单调增大，带内有起伏，但过渡带比较陡峭。椭圆型滤波器的通带和阻带内都有起伏，但其阻带特性比其他滤波器都好，过渡带下降速度快。考虑到设计带宽较窄，本文运用ADS软件设计了一个电容耦合谐振式带通滤波器，其设计电路简单，且通带易于调整改变，对于滤除不同频段的杂散更加容易。如图6所示是不加滤波器的DDS信号源产生的时频图，明显发现主瓣旁边存在很多杂散。为了对比滤波性能，先设计了一款三阶的电容耦合谐振式带通滤波器，对于滤波后的频谱信号如图9所示，主瓣右侧还存在一些杂散，其滤波器性能如图8所示，可看出通带内线性度良好，在225 MHz处的衰减在-19.952db，但其并未达到实际设计要求，后期进行了改进。在保证通带线性度良好的情况下，增加滤波器阶数，改进电路如图7所示。设置带宽为20 MHZ，滤波性能分析如图10所示，标记点175 MHz和225 MHz频率衰减达到-65.957 db与-48.227 db，具有良好的衰减性能，实际滤波效果如图11所示，可看出杂散较少，获得了较理想的滤波效果。

图6 不加滤波器时频谱信号

图7 带通滤波器设计电路

2.5 时钟电路

AD9914的时钟输入可直接由差分或单端信号源提供，也可由有源晶振提供。使用有源晶振时，需设置控制功能寄存器的相关控制位，内部锁相环产生远大于参考时钟的系统时钟，其AD9914相关控制位计算的倍频系数的两倍才是系统真正的倍频系数N。本电路中采用50MHz的有源晶振为AD9914提供时钟。

图8 滤波性能分析

图9 滤波器时频谱信号

图10 改进滤波器滤波性能分析

图11 改进滤波器的时频信号

3 测试结果及分析

通过对实际电路图仿真表明，当信号发生器正常工作之后，程序由单片机加载至DDS芯片的缓冲寄存器当中，更新信号后，DDS输出所需的频率。示波器测试结果如图12至图15所示，图12为210MHz时频段的输出信号，输出波形清晰可见，图15～17分别为数字频率调制（FSK）、相位调制（PSK）与幅度调制（ASK）各个波形逻辑正确。结果表明，所输出的波形稳定、平滑，没有明显失真，完全达到设计要求。

图12 210 MHz输出信号

图15 ASK输出波形

4 结 语

本文设计了一种基于DDS技术的信号发生器，用高性能的DDS芯片AD9914为频率合成器的核心部件，以单片机C8051F500为控制数据核心，可以输出信号频率达到190～210 MHz的稳定信号，并能够进行FSK，PSK，ASK调制。运用ADS软件设计了高性能的带通滤波器以去除输出信号的杂散，经过实际测试表明，该信号发生器满足设计要求，具有较高应用价值。