一种通用雷达目标模拟器设计与实现∗

王 宁

（91336部队 秦皇岛 066000）

1 引言

雷达目标模拟器作为雷达模拟测试平台，可用于雷达载荷的地面测试。其主要任务为验证雷达载荷接口、功能及主要指标，其主要功能是接收发射机发射的激励信号，实时计算产生场景回波信号，馈入雷达载荷接收机完成回波模拟。

2 系统工作原理

图1 系统工作原理图

雷达发射信号注入模拟器，模拟器对信号进行采集并数字下变频到基带，基带信号和模拟出的目标特征（地面、飞机、舰船等）函数做卷积（频域或时域）运算，得到目标回波信号，最后经过延迟控制、上变频之后，将射频信号注入到雷达射频输入接口。

3 目标产生原理

雷达目标回波信号包含了目标对于雷达的距离（时延）和速度（多普勒）信息［1］。

3.1 点斜距与双程时延计算

图2 点斜距与双程时延图

假设目标数为2，则设雷达与目标的距离为Rs1，Rs2，每帧都需要计算雷达与目标间的斜距。由图可知，Rs的计算如下式：

3.2 多普勒调制

通过雷达与目标的距离信息R()n以及雷达信号波长（或载波频率），可实时计算出多普勒频率

4 硬件设计

图3 系统硬件组成图

系统基于PXIe总线架构，由射频模块、基带处理模块、主控模块、显控组成。射频模块、基带处理模块、主控模块集成在一个机箱内，通过系统总线实现相互通信［2～4，8］。

射频模块接收雷达基准时钟，生成基带处理模块需要的采样时钟和工作时钟。射频模块接收输入信号完成下变频处理后给基带处理模块AD中频采样；接收基带处理模块DA中频输出，完成上变频处理。

基带处理模块包含高速ADC、DAC、高性能FPGA、高速大容量缓存。ADC可对中频信号进行采样，采样结果可延迟并调制多普勒后送到DA输出。DAC可转换经过延迟和多普勒调制后的ADC采样的信号，产生中频输出信号。基带处理模块上具有同步脉冲接口，用于控制工作时序。基带处理模块通过系统总线接收来自主控模块的目标参数。

主控模块通过系统总线对射频模块、基带处理模块进行参数配置，同时监控机箱内各个模块的工作运行状态。

主控模块外接鼠标、键盘和显示器（显控），运行主控程序，提供人机界面，控制系统的工作。

5 工作流程

用户在主控软件上设置目标模型参数、雷达参数后，进行目标轨迹计算，并按照帧格式形成参数文件，下载到基带处理模块中。

目标模拟开始工作后，基带处理模块首先采集雷达输出的发射信号，然后根据下载的参数对采集信号进行延迟线调制，包括延迟处理，多普勒调制、幅度调制。

基带处理模块完成基于可调数字延迟线的实时目标调制后，在同步脉冲信号的时序控制下，进行中频回波信号DAC播放。

图4 系统工作流程图

图5 算法流程图

6 算法实现

模拟器接收雷达发射信号，经过变频器后，变为中频信号，ADC采集中频信号，并进行中频数字化下变频处理。模拟器根据上位机下载的参数进行实时参数计算，同时根据计算好的参数对雷达信号进行延迟线调制，包括延迟处理，多普勒调制、幅度调制得到目标回波基带信号。模拟器将目标回波基带信号进行正交混频变为中频信号，通过DAC播放，并通过变频器，变为射频信号输出［6～7］。

6.1 数字上/下变频

数字化下变频通过数字正交混频、FIR抽取滤波，将中频信号变为I、Q基带信号［10］。

图6 数字化下变频图

数字化上变频通过FIR插值滤波和数字正交混频，将数字延迟处理后的基带信号变为中频信号。

图7 数字化上变频图

6.2 数字延迟线

基带数据缓存在FPGA片外DDR3缓存上，需要作回波信号计算时从DDR3缓存中读取I1、Q1数据至FPGA片内RAM缓存上，从RAM缓存读取数据时需根据点目标的延迟参数作延迟控制，得到I2、Q2 数据［5，8～9，11～12］。

随后对I2、Q2数据作幅相调制处理，即作复数乘法。乘以Si+jSq这个复数表示对信号作幅度和相位调制（多普勒调制），Si+jSq根据由参数控制模块获得多普勒参数、幅度参数，然后由DDS模块生成。

图8 数字延迟线图

由FPGA根据参数文件中的相对距离参数和获得的载波频率根据公式：实时计算得到多普勒频率相位控制字，该相位控制字驱动后面的DDS模块得到多普勒相位。

6.3 工作时序

模拟器接收外部的同步脉冲，进行系统工作的时序控制。模拟器接收外部的同步脉冲并开始接收AD采集并数字化下变频处理后的数据，进行延迟计数，通过计数值控制何时开始产生目标回波。

图9 系统工作时序图

7 结语

本模拟器基于模块化、软件化的思想进行设计。采用PXIe标准总线模块，方便设备的扩展和升级；使用FPGA作为核心处理器件，通过加载不同的软件波形，可实现单/多目标，不同信号体制雷达的目标回波信号模拟；通过目标回波模拟的数字化，实现设备的高精度、高可靠性和低成本。经过工程验证，该模拟器具有很好的实用价值。