基于VPX标准的3U板卡设计

2018-07-10王全振全洪飞

数字通信世界 2018年6期

关键词：单端管脚控制板

王全振，全洪飞

（广州海格通信集团股份有限公司，广州 510663）

1 引言

VPX是VITA组织于2007年提出的新一代高速串行总线标准。VPX标准自提出以来，以其自身所具有的可扩展性、开放性、兼容性、高可靠性、高稳定性等特点，被越来越多的应用于军事、航空、航天等领域。

2 连接器介绍及信号定义

VPX标准连接器采用PCB晶片形式，串扰不大于3%，阻抗控制效果好，能充分满足用户高速数据传输需求。基于VPX标准的3U板卡有3个连接器，信号定义如下：

2.1 P0连接器

VPX标准规定P0连接器必须用7行8列的左半模块连接器，连接器晶片有3片电源晶片、3片混合信号晶片、2片差分信号晶片。连接器共有6组电源、4对差分、16个单端、11个地管脚。信号描述如下：

VS[3：1]：3路主电源输入。3U板卡条件下VS1电压为12V，VS2电压为3.3V，VS3电压为5V，其中VS2和VS3为可选。

+/-12V_AUX和3.3V_AUX：辅助电源输入，其中3.3V_AUX专门用于系统IPMB功能，限流1A。GA[4：0]*/GAP*：物理地址，用于区分不同插入模块槽位号。从前插板向背板看去，P0连接器朝上，最左边的槽位号为1。地址管脚GA[4：0]/GAP中数字1的个数应为奇数，GAP为奇校验位。板卡上此类信号上拉，背板上做下拉或悬空处理，规定各个槽位的地址。

SM[3：0]：两路I2C信号，实现智能平台管理IPMI功能。

RES_BUS+/-：参考总线。REF_CLK+/-：由控制板提供的25MHz系统同步参考时钟信号，如果系统没有该需要，控制板可以不提供。该时钟电平为M-LVDS。

SYSRESET*：系统复位信号，当该信号变低时，各板卡需要将自己进行复位。

NVMRO：内存只读，可选信号。

TCK，TMS，TRST*，TDI，TDO：JTAG调试信号。

2.2 P1连接器

VPX标准规定P1连接器必须用7行16列的中间模块连接器，连接器的晶片一半是混合信号，一半是差分信号。该连接器共有32对差分、8个单端、40个地管脚。描述如下：

P1-DP[31：0]：共32对差分信号。

P1-RES_BUS_SE：参考总线选择，预留功能。

P1-VBAT：背板上放置的电池，电压为2.55V～3.5V，每块背板最多使用1mA电流。

P1-REF_CLK_SE：参考时钟选择。

P1-SE[7：4]：用户自定义的单端信号。

SYS_CON*：控制板标志信号。控制板所在的槽位，背板上该信号接地。非控制板所在的槽位，背板上该信号悬空。所有板卡上该信号需要接10k上拉电阻。

2.3 P2连接器

VPX标准没有规定P2连接器型号，晶片即可以是单端信号晶片、差分信号晶片，也可以是混合信号晶片，具体类型由用户根据具体情况灵活使用。

2.4 导套和导销

VITA46标准规定了5种不同角度的导销安装在背板上用于防止板卡误插，角度分别为0°、45°、90°、270°和315°。规定了6种不同型号的导套安装在插入板上，除了导销对应的5种角度外还有一个可变角度的型号，可以根据需要调整成不同的角度。在3U板卡中，共有2组导套和导销，共有25种不同的组合方式。

3 插头和插座晶片的管脚对应关系

VPX连接器差分信号要求在6.25Gbps高速信号下，串扰小于3%，为了降低差分相邻的差分信号之间的串扰，插座增加两个GND以加大相邻信号耦合距离。如图1，左图为P2连接器（插头）第1到第5行的管脚，右图为对应的背板连接器（插座）管脚，图中白色管脚为GND，黑色管脚为信号。左图E1管脚与E2管脚两个信号耦合距离较近，存在串扰。如右图，通过在连接器上增加GND信号，错开了上述两信号，加大耦合距离，大大降低了串扰。连接器晶片共分四种类型，分别为电源晶片、单端信号晶片、混合信号晶片、差分信号晶片。