直接数字射频存储技术研究

赵越

摘 要：对DRFM中采用关键技术进行细致深入研究，设计完成了一个多路采样DRFM系统，并给出现场可编程门阵列（FPGA）、高速模数转换器为主要单元的实现方案。整个系统采用硬件与软件相结合的方式设计完成了最终的电路设计，并通过测试结果分析达到指标要求。

关键字：DRFM；模数转换器；多路采样

通过对射频存储器的基本原理及相应的性能的研究，设计了一个多路采样的DRFM系统。本系统设计是在输入端将信号频带划分成多路的子频带，在采样过程中分别对各路信号进行分时采样[1]。其中多路采样通道包含差分放大器和A/D转换器，此系统为中频信号的处理系统，输入信号通过7路ADC的分时采样结构对信号的各子频带完成有多于12位的数字采样处理，进而完成整个频带的采样。系统总体构架图由图1所示。

其中多路采样阵列里每路ADC采样都可对频率75MHz 、带宽30MHz中频信号直接采样处理，并通过可编程控制器，这里将采用FPGA来控制分段将采样后的数据送到数字正交下变频进行处理，最终，将中频数字信号采样存储成正交的I、Q基带信号，得到I、Q基带信号再进一步数据处理。

设计了7路ADC分时采样结构，通过控制器来切换频带来完成对整个频带的采样。根据欠采样原理[2]，采用单独每一片的采样速率为150Msps ADC即可完成对于输入信号频率为75MHz、带宽为30MHz的中频信号进行采样处理，采用Virtex-5系列FPGA，来配置外围芯片实现同上位机的通信传输

1 ADC采样阵列设计及电路设计

快速的ADC采样电路的输入选用差分的方式来实现，即单端变差分运放的方式将单端信号变换为差分信号，从而满足采样电路输入指标。

由系统涉及指标要求，我们可选用的，模数转换器AD9254。输入信号调理单元将使用TI公司的THS4511-SP来实现。THS4511-SP是一款低功耗，差分运算放大器

2 FPGA模块设计

2.1 FPGA器件选型及配置电路设计

由本系统处理器设计要求，我们将采用XILINX公司的Virtex-5系列XC5VFX70T-1FFG1136C 来实现设计[3]。采用通过PROM直接对配置信息加载的方式。是将配置信息直接存放在PROM芯片里，系统上电正常运行，FPGA进行自动加载存储芯片相应配置信息。这里FPGA配置芯片采用XCF128XFTG64C。

2.2 数字处理模块软件设计

系统处于工作状态后，控制器将发出LVDS三线遥控工作指令，并由FPGA进行接收处理。当FPGA工作状态机处于工作状态并接收了控制器传送的指令，就将本振源跳频控制信号发出，等待固定时延，将本振源切换完成后送入ADC进行7路分时采样，并将采样后的数据信号输入正交下变频模块，并得到输出的七路基带数字信号，最终完成整个频带信号采样存储，最后经过不同工作模式进行信号数字处理。

2.3 数字正交下变频

根据系统设计要求，将采用FPGA编码完成正交数字下变频算法设计，FPGA处理速度快且可以完整保留信号的初始值，经处理采样后的中频信号进行下变频到基带信号。

我们在设计时NCO将采用正余弦寻址的方法。处于对资源利用角度考虑，设计过程里，针对正弦信号第一象限进行存储，对于实现正余弦的查表算法的途径有很多种，但经过对对数字下变频整体设计的方向把握，将选用变换地址与数据符号方法来完成算法设计[5]。

3 ADC采样阵列测试及分析

由系统框图可知，输入信号首先经过高速采样阵列进入系统进行处理。高速ADC采样阵列采用7路ADC分时信号采样存储，最终将完成所有信号采样处理。在电路的设计上要求7路ADC的芯片的参数一致，来避免采样过程中产生的较多的杂散从而导致恢复信号时产生的杂波分量。对于，模块的测试主要是针对检测七路ADC的工作情况，并通过将一设定信号输入七路ADC来检测其参数是否一致，和采样时杂散的指标能否达到系统要求[6]。

本系统设计采用模数转换器ADC9254，输入的信号经过模数转换器进行采样后，将传送到FPGA的输入端口进行下一步处理。将采用开发工具内部自带的在线逻辑分析仪Chipscope Pro，通过软件的调试来实现对FPGA内部数据信号处理及接口信号处理观察。Chipscope Pro是基于逻辑、总线、數据分析及虚拟输入，虚拟输出而设计一款虚拟分析与调试的软件。

对系统进行调试将对Chipscope Pro进行设置：（1）采样深度设置成2048（2）采样的时钟设置成150MHz。通过 MATLAB进行观测信号的功率谱密度。输入信号分别为：1MHz，10MHz，25MHz.

由分析可知，信号频谱纯度影响杂散的高低，即频谱纯度较高，杂散电平较低，实验结果也证明了可以满足系统指标要求。

4 FPGA与控制器通信实时测试

通过示波器输出结果可知，FPGA与控制器间通信处于正常状态，并且由控制器向FPGA发出的指令准确无误。

5 总结

本章完成了对直接数字射频存储技术研究系统进行设计及对结果的测试分析。完成了硬件及软件模块的设计，并完成了各模块性能的测试，测试结果可得出本直接射频存储系统可处理高达1.6GHz中频信号，可实现对输入信号的无失真的采样存储。最后将FPGA与控制器间通信进行测试并达到系统指标要求。

参考文献

[1] 赵书志，潘明海.基于FPGA的数字射频存储器设计[J].电子测量技术，2007，30（2）：118-120.

[2] 田耘，徐文波，张延伟等编著.无线通信FPGA设计[M].北京：电子工业出版社，2008.

[3] Buracchini E. The Software Radio Concept [J]. IEEE Communications Magazine， 2000， 38（9）： 138～143.

[4] Araujo T， Dinis R. Analytical evaluation and optimization of the ADC （analog-to-digital converter） in software radio architectures [J]. IEEE Global Telecommunications Conference， 2004， 2（29）：1066～1070.

[5] Reves X， Marojevic V， Gelonch A， Ferrus R. The cost of an abstraction layer on FPGA devices for software radio applications [J]. IEEE Personal， Indoor and Mobile Radio Communications， 2004， 3（5～8）：1942～1946.c

[6] Wang Guoqing， Wei Xizhang， Lu Huanzhang. Double-IF quadrature demodulation of super-heterodyne radar receiver [C]. IEEE Signal Processing， 2008， 9（26～29）：2505～2508.endprint