一种用于光伏并网逆变器的高性能锁相环设计

江燕兴， 潘逸菎， 窦 伟

(北京科诺伟业科技股份有限公司， 北京 100083)

一种用于光伏并网逆变器的高性能锁相环设计

江燕兴， 潘逸菎， 窦 伟

(北京科诺伟业科技股份有限公司， 北京 100083)

针对光伏并网系统中的传统锁相环在电网电压不平衡、频率扰动以及相位突变情况下存在的锁相性能下降的问题，提出了一种能快速、准确地提取电网电压相位的锁相环设计方案。该方案采用双二阶广义积分器环节，在准确获取电网电压正序分量的同时有效滤除负序分量，达到提高响应速度、降低稳态误差的目的。基于理论分析，搭建仿真模型对所提出的算法进行仿真研究并在100kW光伏并网逆变器上进行实验验证。仿真和实验结果表明，该锁相环能够在电网电压跌落、频率扰动以及相位突变等情况下快速准确地提供基波正序电压相位，有效提高了光伏并网系统的控制性能。

光伏； 并网逆变器； 锁相环； 双二阶广义积分器

1 引言

电网同步锁相是决定并网逆变器性能的一项关键技术。 锁相环(PLL)是目前使用最普遍的相位同步方法，作用是获得准确实时的相位信息，提供计算基准，其性能对于整个控制系统至关重要。在控制过程中要求锁相电路必须在存在电压频率突变、相位突变以及三相不平衡条件下，能够快速、准确地锁定电压相位，并需满足收敛速度快、相位估计精度高、抗干扰能力强等几方面的要求[1]。

基于同步旋转坐标变换的dq锁相技术在电网电压平衡的条件下，可以达到良好的效果[2]。但当电网电压出现频率突变、相位突变以及三相不平衡等情况时，基于dq变换的锁相环输出将出现振荡，不能有效地完成锁相[3]，并且可能引起逆变器故障，对逆变器本身及电网安全造成影响。在当今电网电压不平衡状态成为常态的情况下，研究复杂电网条件下的锁相环技术具有重要的意义。

目前针对复杂电网条件下的锁相技术提出了很多种方案。采用通过低通滤波器(LPF)分离基波负序分量，再利用传统锁相环进行锁相，这种方法会造成幅值衰减、相角偏移等误差。通过增加自适应观测器(FRF)来锁定电网电压相位[4]，能有效地克服电网电压不平衡故障，但算法比较复杂。本文针对传统的dq锁相环在电网电压出现频率突变、相位突变以及三相不平衡时不能精确地检测相位的问题，提出一种带有双二阶广义积分器的新型锁相环技术方案，在理论分析及仿真研究的基础上，搭建一台100kW并网逆变器样机对该算法进行实验验证。

2 传统三相dq锁相环结构和控制原理

锁相环电路分为三个部分：鉴相器、环路滤波器和压控振荡器。锁相环结构是一个反馈控制系统，但跟一般控制系统不同的是：常规控制系统采集的是经传感器转换或直接从系统采集的模拟信号，而锁相环采集的是相位信号。图1为锁相环结构框图。

图1 锁相环结构框图
Fig.1 Structure block diagram of PLL

如图1所示，鉴相器将输入信号与反馈信号进行比较，并将差值送入环路滤波器；环路滤波器具有低通滤波效果，滤除该差值中的高频分量和噪声，产生稳定的控制信号；压控振荡器根据环路滤波器输出的控制信号产生相应的频率信号，当倍频系数为1时，可实现输入信号与输出信号的直接锁相。

在传统锁相环中，设三相平衡电压为：

(1)

式中，U为三相电压幅值。经Clark变换得到两相静止坐标系下电压变量为：

(2)

式中，uα与uβ的幅值相等，uα相位超前uβ的角度为π/2。

若三相电压不平衡时，令uα的幅值为Uα，uβ的幅值为Uβ，再运用Park变换得到两相同步旋转坐标系下变量为：

(3)

式中，θ为锁相实时相位。当锁相信号与uα同步时，得：

(4)

若令uα超前uβ的相位角为φ，代入式(4)得：

(5)

由式(5)可知，当Uα=Uβ且φ=π/2时，uq=0为纯净直流信号，否则uq将含有二倍频分量。由式(2)分析可知，只有当uaubuc为正序三相平衡电压时，uq才不含二倍频分量。因此锁相环要想达到较高的性能，需要进行低通滤波，但是低通滤波又会延长锁相环的动态响应速度，限制了系统的快速性。也有一些学者采用在前向通道中加入陷波器的解决方法[5]，但陷波器的阶跃响应过程往往存在反复波动的问题。

图2为传统dq锁相环原理图。传统dq锁相环是将三相电压uabc转换到αβ两相静止坐标系，再转换到dq旋转坐标系下进行相位比较。它使用一个给定值为0的比例积分控制器(PI)作为环路滤波器，ωf为压控振荡器的自由振荡角频率，θ0代表锁相环瞬时输出相位。为解决二倍频分量问题，传统dq锁相环往往在反馈通道中加入低通滤波器，但低通滤波器的加入降低了系统的动态响应性能。

图2 传统dq锁相环原理图Fig.2 Structure block diagram of traditional dq-PLL

3 新型三相锁相环的改进方法

为解决电网电压不平衡时uq含有二倍频分量的问题，同时避免低通滤波器造成的响应延迟，本文采用双二阶广义积分(DoubleSecond-OrderGeneralizedIntegral，DSOGI)结构实现正负序分离和滤波功能[6]，其原理如下。

一般的三相电压正序分量为[7]：

(6)

式中，m=ej(2π/3)。可得两相静止坐标系下正序分量为：

(7)

将式(7)代入式(8)，得：

(8)

从而得到电网电压在两相旋转坐标系下的正序分量为：

(9)

(10)

基于上述计算，为避免电网电压不平衡时产生二倍频分量导致的谐波问题，本文采用带DSOGI结构的锁相环，如图3所示。

图3 带DSOGI环节的锁相环原理图Fig.3 Structure diagram of PLL with DSOGI

图3中，锁相过程为：

(1)对电网电压uabc进行Clark变换得到αβ坐标系下的uαβ。

(2)将uα、uβ分别送入两个SOGI结构，提取电网电压正序分量uα_pst和uβ_pst。

(3)以前馈方式在电网电压中消除负序分量，避免负序分量产生的谐波。

(4)将滤波后的电网电压正序分量uα_pst和uβ_pst送入基于dq坐标系但不含低通滤波器的锁相环。

4 锁相环性能分析

将图2传统锁相环原理图中的坐标变换等代数环节忽略，可表示为如图4所示的控制框图。

图4 传统锁相环控制框图Fig.4 Structure diagram of traditional PLL

图4中，θs表示电网基波正序电压相位，Δθ表示相位误差，θ0表示锁相环输出相位。低通滤波器由1阶惯性环节表示，其延时时间一般采用基频周期，即Ts=0.02s。此外，PI调节器参数设为kp=0.5，ki=10。

由此可知传统锁相环闭环传递函数为：

(11)

由式(11)可得传统锁相环系统博德图，如图5所示。

图5 传统锁相环系统博德图Fig.5 Bode diagram of traditional PLL

在DSOGI-PLL系统中，将SOGI等代数环节忽略，可得如图6所示的控制框图。

图6 DSOGI-PLL控制框图Fig.6 Structure diagram of PLL with DSOGI

由此可知DSOGI-PLL闭环传递函数为：

(12)

PI调节器参数仍选择kp=0.5，ki=10，由式(12)可得DSOGI-PLL系统博德图，如图7所示。

图7 DSOGI-PLL系统博德图Fig.7 Bode diagram of PLL with DSOGI

由图5和图7可知，两个锁相环系统均可稳定运行，且具有低通特性。其系统谐振峰均在3rad/s左右，远离工频100πrad/s，可满足对工频锁相的要求。在高频段，传统锁相环幅频曲线以-40dB/dec衰减，而DSOGI-PLL以-20dB/dec衰减，因此DSOGI-PLL截止频率稍高，且对高频分量的抑制较小。在100πrad/s处，传统锁相环幅值衰减为-72dB，相频曲线滞后175°；而DSOGI-PLL在该点幅值衰减为-56dB，相频曲线滞后94°。因此，DSOGI-PLL系统在滤除负序和谐波等扰动因素后，其动态响应速度优于传统锁相环系统。同时，由于SOGI系统采用了特殊的正负序分离方法，具有高度的数学严谨性，其对二倍频分量的滤波效果远高于dq变换法中的低通滤波器。

5 仿真分析

为验证DSOGI-PLL结构的可行性，本文在Matlab/Simulink环境下搭建了仿真模型，对传统dq锁相环和DSOGI-PLL在电网故障时的并网同步性能分别进行了仿真。

图8为电网电压不平衡跌落仿真波形图。图8中，理想电网频率为50Hz，标幺值为1pu。在0～1s内，电网电压为理想状态；1s之后Ub和Uc分别跌落至0.3pu。若传统锁相环不使用低通滤波器，则可达到较高的动态响应速度，但无法滤除输出信号中的二倍频分量，如图8(a)所示。图8(b)为同样仿真条件下DSOGI-PLL的输出频率波形。

图8 电网电压不平衡跌落时仿真波形图Fig.8 Simulation waveforms with unbalanced drop of grid voltage

可以看出，当电网电压不平衡跌落时，没有滤波环节的传统锁相环输出频率在48～52Hz之间，以100Hz频率波动；而具有双二阶广义积分结构的锁相环的输出频率未出现明显波动。

同样理想电网条件下，在仿真中1s之后，电网频率突变为49Hz。图9(a)为加入低通滤波器的传统锁相环输出频率波形，图9(b)为DSOGI-PLL输出的频率波形，其中fc为电网频率，f为锁相环输出频率。可以看出，当出现频率扰动时，传统锁相环频率的调节过程约为0.08s；而具有DSOGI结构的锁相环明显响应更快，调节过程约为0.015s。

图9 频率扰动时的波形图Fig.9 Simulation waveforms with frequency disturbances

因此，当电网电压出现不平衡跌落和频率扰动等情况时，具有DSOGI结构的锁相环可有效地改善频率输出波形，其快速性和稳定性均优于传统锁相环。

6 样机实验

为进一步证明本文所提出DSOGI-PLL的有效性，搭建了一台100kW光伏并网逆变器进行验证。图10为电网电压不平衡跌落时，电网电压和逆变器输出电流波形。图10中，当电网电压不平衡跌落时，系统输出电流的相位和频率仍能保持良好，未在输出电流中引入谐波。

图10 电压不平衡跌落时实验波形图Fig.10 Experiment waveforms with unbalanced drop of grid voltage

图11为频率快速扰动至48Hz时，电网电压和逆变器输出电流波形。可以看出，在电网电压频率快速扰动至48Hz时，系统输出电流仍然可以保持良好的相位和频率，未出现明显的功率因数偏移。

图12为电网电压三相对称跌落实验波形图。图12(a)中，电网电压发生三相对称跌落，跌落深度约为20%，且明显可见跌落过程伴随着电网电压振荡及相位突变。图12(b)中，逆变器输出电流在电网电压突变时刻出现冲击，之后逆变器迅速完成了输出电流的相位调整，并向电网注入无功电流进行支撑。

图11 频率扰动时的实验波形图Fig.11 Experiment waveforms with frequency disturbances

图12 电网电压三相对称跌落实验波形图Fig.12 Experiment waveforms with balanced drop of grid voltage

因此，在实际系统中，经实验充分验证了DSOGI-PLL能够在电网电压不平衡、频率突变、相位突变等复杂情况下准确、快速地达到锁相目的。

7 结论

针对传统dq锁相环在电网电压不平衡及频率扰动时存在缺陷的问题，文章提出了使用DSOGI-PLL技术。仿真及实验波形均证明：

(1)在电网电压不平衡跌落时，DSOGI-PLL能够很好地完成锁相功能，输出电流相位几乎不受电网波动影响。

(2)该方法在出现频率扰动时动态响应较快。

(3)在电压相位突变时的动态响应速度满足逆变器要求。

(4)该技术实现简单，无需复杂的算法，实时性好。

因此，本文所采用的DSOGI-PLL结构是一种有效提高光伏并网逆变器在复杂电网环境下锁相性能的方法。

[1] 张永明, 岳云涛, 丁宝，等(Zhang Yongming, Yue Yuntao, Ding Bao, et al.). 适于三相三线光伏并网逆变器的锁相环新方法(A new phase-locked loop approach for three-phase three-wire photovoltaic grid-connected inverter systems)[J]. 电气工程学报(Journal of Electrical Engineering), 2015,(7): 26-32.

[2] Davood Yazdani, Alireza Bakhshai, Geza Joos, et al. A nonlinear adaptive synchronization technique for grid-connected distributed energy sources [J]. IEEE Transactions on Power Electronics, 2008, 23(4): 2181-2186.

[3] 杨仁增, 张光先(Yang Renzeng, Zhang Guangxian). 谐波畸变电网下的频率自适应锁相方法(Frequency adaptive PLL under distorted grid conditions)[J]. 中国电机工程学报(Proceedings of the CSEE), 2013, 33(16): 144-152.

[4] 龚锦霞, 解大, 张延迟(Gong Jinxia, Xie Da, Zhang Yanchi). 三相数字锁相环的原理及性能(Principle and performance of the three-phase digital phase-locked loop)[J]. 电工技术学报(Transactions of China Electrotechnical Society), 2009, 24(10): 94-99.

[5] 周鹏, 贺益康(Zhou Peng, He Yikang). 电网电压不对称且谐波畸变时基波电压同步信号的检测(Synchronization signal detection of fundamental voltage under unbalanced and harmonic distorted grid voltage conditions)[J]. 仪器仪表学报(Chinese Journal of Scientific Instrument), 2010, 31(1): 78-84.

[6] Carugati I, Maestri S, Dona P G, et al. Variable sampling period filter PLL for distorted three-phase systems[J]. IEEE Transactions on Power Electronics, 2012, 27(1): 321-330.

[7] Liccardo F, Marino P, Raimondo G. Robust and fast three-phase PLL tracking system[J]. IEEE Transactions on Industrial Electronics, 2011, 58(1): 221-231.

Design of high-performance phase locked loop used in grid-connected inverter

JIANG Yan-xing, PAN Yi-kun, DOU Wei

(Beijing Corona Science & Technology Co. Ltd.， Beijing 100083， China)

This paper proposes a rapid and accurate PLL method of extracting grid voltage phase, which is aimed to solve the traditional PLL performance degradation problem in the voltage drop, frequency disturbance and phase mutation. The scheme could extract positive sequence component while filtering out negative interfering component by applying double second-order generalized integral (DSOGI-PLL), thus attaining the goal of speed increase and steady state error reduction. It can extract the grid voltage positive sequence component effectively by using generalized integral and standard three-phase locked loop. Based on theoretic analysis a simulation of the proposed algorithm was build and verified by a 100kW grid-connected inverter. The simulation and experiment results indicate that this PLL can provide speedy and accurate positive sequence fundamental voltage phase and improve the grid-connected system control performance under the voltage drop, frequency disturbance and phase mutation conditions.

photovoltaic; grid-connected inverter; PLL; DSOGI

2015-12-24

国家高技术研究发展计划(863计划)项目(2011AA05A303)

江燕兴(1977-)， 男， 北京籍， 工程师， 硕士， 研究方向为新能源发电技术； 潘逸菎(1987-)， 男， 北京籍， 工程师， 硕士， 研究方向为大功率变流技术。

TM72

A

1003-3076(2016)07-0075-06