闪烁体中子探测器读出ASIC-MaPMT_v10性能测试的设计与实现

濮亚男 曾 云 赵豫斌 李怀申 吴文欢 陈少佳

1（湖南大学 物理与微电子科学学院 长沙 410082）

2（东莞中子科学中心 东莞 523808）

3（中国科学院高能物理研究所 北京 100049）

闪烁体中子探测器读出ASIC-MaPMT_v10性能测试的设计与实现

濮亚男1曾 云1赵豫斌2,3李怀申3吴文欢3陈少佳2,3

1（湖南大学 物理与微电子科学学院 长沙 410082）

2（东莞中子科学中心 东莞 523808）

3（中国科学院高能物理研究所 北京 100049）

中国散裂中子源(China Spallation Neutron Source, CSNS)工程通用粉末衍射谱仪(General Purpose Powder Diffractometer, GPPD)使用二维位置灵敏型闪烁体中子探测器(Position-sensitive Scintillation Neutron Detector, SSND)来获取中子击中位置和时间信息。MaPMT_v10是由中国科学院高能物理研究所电子学组专门为闪烁体探测器前端电子学读出研发的一款专用集成电路(Application-specific Integrated Circuit, ASIC)。为了使该芯片更快地应用于CSNS工程项目中，设计了针对该芯片的测试电路板。该电路板既能在电子学实验室对MaPMT_v10进行各项性能测试，又能直接连接光电倍增管，与探测器组进行联合调试。本文介绍了MaPMT_v10的测试电路板，并给出了该芯片积分非线性(Integral nonlinearity, INL)、噪声等测试的方法和结论。利用本文搭建的测试平台，得到了MaPMT_v10可靠的性能测试结果，该芯片正常稳定和运行可靠。

闪烁体中子探测器，核电子学，专用集成电路，积分非线性

中国散裂中子源(China Spallation Neutron Source, CSNS)工程通用粉末衍射谱仪(General Purpose Powder Diffractometer, GPPD)使用位置灵敏型闪烁体中子探测器(Position-sensitive Scintillation Neutron Detector, SSND)[1]。它由闪烁体、波移光纤和光电倍增管组成。闪烁体探测器输出光信号经波移光纤吸收重发射后被H8500多阳极光电倍增管(Multi-anode Photo Multiplier Tubes, MaPMT)阴极收集，阳极输出电信号[2]。谱仪实验要求前端电子学能够有效地甄别出中子信号，并能够有效地排除γ信号、空间本底信号、光电倍增管热噪声、电子学噪声等的干扰，从而实现较高的探测效率[3]。MaPMT输出中子信号的包络是极性为负的指数型信号，宽度在2 µs之内，是由宽度约10 ns的“离散”脉冲组成，且80%的能量集中在前400−500 ns，如图1(a)中曲线1所示；γ信号脉冲宽度与中子信号单个离散脉冲宽度相当，电荷量比中子信号小得多，如图1(b)中曲线1所示，通过电荷积分的方法可以有效区分二者。MaPMT_v10是由中国科学院高能物理研究所电子学组专门为闪烁体探测器前端电子学读出研发的一款专用集成电路(ASIC)。本文介绍了专门为该芯片设计的测试板，并分别在电子学实验室和探测器实验室对该ASIC进行各项性能测试。

1 MaPMT_v10原理简介

MaPMT_v10采用了电荷灵敏前置放大器，通过设定电荷阈值的方法实现鉴别中子信号与γ信号的功能。该芯片共有16路信号处理通道。对于每一个通道，信号首先通过电荷灵敏前置放大器对电荷信号进行放大并转换为电压信号，滤波成型后，再输入到甄别器和预设阈值进行比较，比较输出的数字结果再通过单稳态电路后输出固定脉宽的数字信号[4]。图2为芯片单通道结构示意图。

图1 中子(a)、γ (b)信号Fig.1 Neutron (a) and gamma (b) signal.

图2 芯片单通道结构示意图Fig.2 Schematic diagram of a single channel.

2 测试板电路设计

2.1 测试板整体设计方案

测试板主要包括光电倍增管输入模块、ASIC及辅助电路、FPGA (Field Programmable Gate Array)及USB接口电路等。在线模式下，MaPMT输出的电信号作为电子学系统的输入信号，通过连接器SAMTEC_SQT-118-01-L-D与测试板连接。刻度模式下，由波形发生器产生上升沿和下降沿2.5 ns的脉冲信号，经过测试板上的刻度电容转换为电荷信号作为实验室模拟输入信号，该输入信号为理想的电流脉冲信号。电荷量的计算公式Q=C·U。式中，C为刻度电容；U为波形发生器产生的脉冲幅度；100 mV输入电压对应0.4 pC电荷量。每一路输入信号送入MaPMT_v10对应的信号处理通道，经放大、成形、甄别后直接以3.3 V的LVDS (Low Voltage Differential Signaling)数字电平形式并行输出给FPGA。数据经FPGA处理后以特定的数据格式通过USB传送给上位机。图3为测试板结构示意图。

图3 测试板结构示意图Fig.3 Schematic diagram of test circuit.

2.2 ASIC及辅助电路

每片ASIC集成16路数据处理通道，测试板上共4片ASIC处理光电倍增管输出的64路信号。测试板设计有便于ASIC性能测试的辅助电路，可以将实验室模拟信号送入指定通道，并将ASIC内部各个关键节点的信号波形及最终的单稳态输出波形引出到示波器观察；可设置电荷灵敏前置放大级及成形电路的时间常数、静态工作点；可调节ASIC内部16个通道统一的全局阈值，参考电流产生电路的温漂等。

2.3 FPGA电路

测试板所用FPGA是Xilinx公司生产的Spartan6系列XC6SLX75T。FPGA控制产生ASIC内部DAC (Digital to Analog Converter)阈值并处理ASIC输出数据。

设置合理的阈值，可以卡掉γ信号、光电倍增管热噪声、电子学噪声等造成的误触发。由于光电倍增管增益的不一致性，要求每个电子学通道的阈值均单独可调。阈值分为全局阈值和各通道微调阈值。通过调节外部分立元件得到16通道统一的全局阈值，然后再分别调节各通道的DAC得到各个通道的局部微调阈值。单通道DAC的微调由5 bit的数据锁存单元实现。首先复位移位寄存器，然后依次串行输入80 bit数据到移位寄存器，完成后load信号置位即将数据加载到锁存器中。Dataout信号可以用来判断加载信号是否正确。图4为FPGA控制内部DAC阈值时序图。

图4 FPGA控制DAC阈值时序图Fig.4 Timing diagram of loading DAC threshold controlled by FPGA.

ASIC输出的数字信号由FPGA进行打包并存储，最终由光纤送入下一级采集板。当FPGA收到上位机复位指令后进行全局复位。当FPGA收到上位机取数指令后，将每一次触发的结果整理成数据包，通过一个64进16出的FIFO输出到USB接口。每一个数据包包含头标识信息、中子击中的光纤位置信息、击中时间信息及尾标识信息。

2.4 USB接口电路

为了实时观测并存储中子击中位置和时间信息，在调试过程中，测试板采用USB接口与PC机进行通讯。USB管理芯片采用Cypress公司的CY7C68013A，传输接口模块符合通用串行总线USB2.0规范，下位机接口的双向数据总线设置为16位，读出时钟频率为40 MHz。

3 MaPMT_v10的测试

中子和γ信号处于不同的能谱范围，中子信号的动态范围为2−15 pC，最可几值为8 pC。γ信号动态范围小于1 pC，因此，通过设置ASIC芯片的甄别器预设阈值来甄别区分中子和γ信号。探测器输出信号输入到MaPMT_v10相应通道后，首先通过电荷灵敏前置放大级转换为相应幅度的电压信号；然后通过成形电路，去除长尾；成型后的信号直接和甄别器的预设阈值进行比较，比较输出的结果以3.3 V的LVDS电平形式输出，甄别器输出信号的脉宽可以通过调节ASIC的VREF_MONO管脚电压设置，典型值为400 ns。图5为8 pC的脉冲测试信号通过MaPMT_v10各级的输出波形。波形产生器产生幅度为500 mV、频率为1 kHz的方波信号，经过4 pF的电容后产生8 pC的负电荷脉冲信号输入到芯片；通过电荷灵敏前置放大级后的信号上升沿约为30 ns、峰值约为800 mV；信号通过成形电路，成形后输出信号的达峰时间约为160 ns；甄别器输出信号脉宽为400 ns。

3.1 线性测试

在能谱测量系统中，探测器输出电荷Q与射线能量成正比。要得到精确射线能量信息就要求放大-成形电路输出信号幅度Vm正比于探测器的输出电荷Q[5]。探测器对ASIC的技术指标中，要求成形幅度积分非线性(Integral nonlinearity, INL)小于3%。芯片线性度测试方法：测量输入电荷量从0.1−15 pC对应的成形输出幅度。输入电荷量取0.1pC、0.5 pC、1−15 pC，间隔1 pC取一个点，共17个点进行测试。每片ASIC测试16通道。用Origin软件对每个通道进行最小二乘法拟合。图6是单通道的线性拟合图。

图5 ASIC各级测试点波形Fig.5 Waveforms of test points.

图6 单通道线性拟合图Fig.6 Single-channel linear fitting diagram.

图6中直线为数据拟合直线，可以看到电荷前放-成形电路的输入-输出呈较好的线性，相关系数r=0.997，该通道的INL为0.9%。对芯片的16个通道分别进行测量后，给出16个电子学通道的INL，如图7所示，通道0−15的INL在0.72%−1.1%。测试结果达到设计指标。

图7 芯片16个通道的INLFig.7 INL values of sixteen channels.

为观察通道的增益一致性，统计每个通道的变换增益K如图8。变换增益K为成形输出信号的幅度与电荷灵敏前置放大器输入电荷量的比值，反应前放-成形电路增益。Origin处理数据时给出了拟合直线的斜率，即增益值K。结果显示各通道增益值在55.19−55.58 mV·pC−1，增益值变化率0.7%，一致性较好。

图8 芯片16个通道的增益Fig.8 Gain of sixteen channels.

3.2 噪声测试

在信号产生、传输过程中，噪声会叠加于有用信号上。为了明确系统噪声是否会影响芯片鉴别中子和γ信号的功能，测量成形输出测试点处的基线噪声均方根(Root Mean Square, RMS)，即在没有输入信号的情况下成形输出测试点处离散电压值的均方根值。示波器自带有噪声测量工具，可以直接读出RMS值。式(1)是RMS的计算公式。表1统计了16个电子学通道的基线RMS值，并列出了对应通道的变换增益K，通过式(2)计算等效输入噪声电荷(Equivalent Noise Charge, ENC)。

经过计算，等效输入噪声电荷典型值为5.49fC。光电倍增管放大倍数约106，单个光子经光电倍增管放大后电荷量约160 fC，以此作为最小信号计算信噪比(Signal-to-Noise Ratio, SNR)=29，满足工程需求。

表1 噪声测试Table 1 Noise test.

3.3 其他测试

在探测器实验室搭建测试平台。由信号产生器驱动LED光源，利用LED光源模拟中子和γ在闪烁屏上产生的光信号，光信号同样通过光纤收集，并通过H8500多阳极光电倍增管的吸收、倍增，最终由H8500光电倍增管的阳极输出电信号，并送入ASIC。真实中子信号幅度最可几值为100−200 mV，信号上升沿小于50 ns，下降沿小于1 μs；LED光源模拟得到的类中子信号，如图9(a)所示，幅度约125mV，信号上升沿约200 ns，下降沿约500 ns。真实的γ信号幅度为30−100 mV，上升沿和下降沿小于10 ns；LED光源模拟的类γ信号，如图9(b)所示，幅度约105 mV，上升沿和下降沿小于10 ns。LED光源模拟的类中子信号和类γ信号在波形形状上与真实的中子信号和γ信号很相近，只是类中子信号前沿较慢，因此使用类中子和类γ信号代替真实的中子和γ信号进行测试是合理的。

图9 类中子(a)、类γ (b)信号Fig.9 Similar neutron (a) and similar gamma (b) signal.

将2 pC类中子信号和1 pC类γ信号分别送入ASIC，成形输出点处波形分别如图10。类中子信号成形输出幅度约108 mV，类γ信号成形输出幅度约58 mV。因为中子信号动态范围2−15 pC，最可几值为8 pC，γ信号动态范围小于1 pC，当阈值设置为60−110 mV时，可以有效甄别出中子信号和γ信号。

图10 类中子(a)、类γ (b)信号成形输出波形Fig.10 Shaping waveform of similar neutron (a) and similar gamma (b) signal.

4 结语

本文介绍了用于闪烁体探测器前端读出的专用集成电路芯片的测试电路和测试结果。结果表明ASIC实现了通过电荷量大小鉴别粒子的目的。在电子学实验室模拟信号输入下功能正常，性能指标达到设计要求。INL在0.72%−1.1%；等效输入噪声典型值为5.49 fC。在探测器实验室输入信号下芯片运行稳定。芯片将进一步优化和提高集成度，以便更好地实现工程需求。

1 Wei J, Fang S X, Feng J, et al. China spallation neutron sources design[C]. Proceedings of APAC 2007, Indore, India, 2007: 310−314

2 夏经铠, 钱森, 王文文, 等. 光电转化器件光阴极量子效率测量研究[J]. 核技术, 2014, 37(9): 090401

XIA Jingkai, QIAN Sen, WANG Wenwen, et al. Development of fiber beam loss monitor based on Cerenkov principle[J]. Nuclear Techniques, 2014, 37(9): 090401

3 杨振, 张强, 唐斌, 等. 二维位置灵敏闪烁体中子探测器的模拟研究[C]. 第十六届全国核电子学与探测技术学术年会论文集(上册), 四川绵阳, 2012

YANG Zhen, ZHANG Qiang, TANG Bin, et al. Simulation study of two-dimensional position sensitive scintillation neutron detectors[C]. Proceedings of 16thNational Nuclear Electronics & Detection Technology Annual Conference, Mianyang, Sichuan, China, 2012

4 吴文欢, 李怀申, 濮亚男, 等. 一种应用于散裂中子源光电倍增管的新型读出ASIC研制[C]. 第十七届全国核电子学与探测技术学术年会论文集, 甘肃兰州, 2014

WU Wenhuan, LI Huaishen, PU Yanan, et al. A research on the new readout ASIC circuit applied for CSNS SSND PMT readout system[C]. Proceedings of 17thNational Nuclear Electronics & Detection Technology Annual Conference, Lanzhou, Gansu, China, 2014

5 王经瑾. 核电子学[M]. 北京: 原子能出版社, 1984: 158−168

WANG Jingjin. Nuclear electronics[M]. Beijing: Atomic Energy Press,1984: 158−168

CLC TN41, TN492

Design and implementation of testing system of the readout ASIC-MaPMT_v10 for scintillator neutron detector

PU Yanan1ZENG Yun1ZHAO Yubin2,3LI Huaishen3WU Wenhuan3CHEN Shaojia2,3
1(School of Physics and Electronics, Hunan University, Changsha 410082, China)
2(Dongguan Institute of Neutron Science, Dongguan 523808, China)
3(Institute of High Energy Physics, Chinese Academy of Sciences, Beijing 100049, China)

Background: An application specific integrated circuit (ASIC) chip applied to the Multi-anode Photo Multiplier Tubes (MaPMT) readout electronics system for the scintillator neutron detector was developed by the Institute of High Energy Physics (IHEP). It is a key equipment for the General Purpose Powder Diffractometer (GPPD) of China Spallation Neutron Source (CSNS). The chip includes 16 electronic channels, and each channel contains charge pre-amplifier, shaper, discriminator and mono-stable block. Purpose: This study aims to describe the chip design philosophy, verify its functionalities, and obtain its performance parameters. Methods: A circuit board designed for testing the ASIC MaPMT_v10 is implemented as a platform in which the input signals generated in two ways go through the ASIC and are measured at the output nodes of pre-amplifier, shaper and discriminator respectively. We also use one FPGA chip to function as a controller of the circuit and a USB module to communicate with PC for user interface and visualization of measuring results. The shaping waveforms of the simulation signals from the MaPMT are also tested through the test circuit board. Results: The integral nonlinearity (INL) of the MaPMT_v10 is between 0.72%−1.1%. And the value of signal-to-noise ratio (SNR) is 29. The shaped waveforms show that the MaPMT_v10 could distinguish neutron signals from gamma signals easily by setting appropriate threshold. Conclusion: Test results indicate that the chip realizes the function of identifying the particles by the amount of charge. In order to meet the actual needs of the project, the chip will be further optimized and improved on the integration.

Position-sensitive Scintillation Neutron Detector (SSND), Nuclear electronics, Application-specific integrated circuit, Integral nonlinearity (INL)

TN41，TN492

10.11889/j.0253-3219.2015.hjs.38.020402

中国散裂中子源(CSNS)工程项目经费资助

濮亚男，女，1989年出生，2012年毕业于湖南大学，现为硕士研究生，主要研究方向为核探测与核电子学

2014-09-09，

2014-10-26