模拟集成电路频率特性测试方法研究

薛 冰，冯长江，赵月飞

（1.军械工程学院 电工电子实验中心，河北 石家庄 050003；2.军械工程学院 导航与控制系统教室，河北 石家庄 050003）

测试是电子电路性能检测，故障诊断、定位最为有效、最为可靠的手段［1］。随着集成电路表面封装技术的不断发展，传统的测试技术越来越显得捉襟见肘，在模拟集成电路测试上尤为突出［2－3］。因此，集成电路的内建自测试就成为了研究的重点。实现内建自测试所要解决的问题，一是测试手段的数字化，二是最大限度降低占用模拟集成电路资源的比重。相比较而言，后者更为棘手，因为对模拟信号的测试，必然伴随着复杂的测试系统［4－5］。因此，寻找既能测试模拟集成电路的重要性能参数，又能花费少量的资源就能实现测试方法的数字化就成为了一项重要的研究课题［6］。

本文提出了一种利用脉冲信号作为激励信号、对模拟集成电路频率特性进行测试的方法。希望利用脉冲信号最为接近数字信号的特点，为实现用少量资源实现模拟集成电路自测试作技术上的准备。

1 理论基础

1.1 脉冲信号的特点

理想的脉冲信号包括无穷多频率成分，是各种频率的正弦波和余弦波的叠加［7］。周期矩形脉冲f（t）可以分解为

式中，a0是直流成分，第2项称为基波，其频率与原周期函数f（t）相同，其他各项统称为高次谐波，an是n次谐波分量的幅度，A为脉冲幅度，tp为脉冲宽度，T为脉冲周期。

频谱分析表明，方波脉冲的前后沿变化速度快，集中了信号的高次谐波成分；顶部和底部变化速度慢，集中了信号的低次谐波成分。因此，可以得出这样的结论：脉冲信号前沿的陡峭程度能够直接反映其高频分量的丰富与否。

1.2 脉冲测试技术

放大器中含有容性元件，脉冲信号在通过放大器时会因为高频分量的丢失而产生波形变化。根据上述的结论，这种变化主要体现在响应信号的上升沿波形上。脉冲信号测试模拟集成电路频率特性的原理就是让测试信号经过被测电路（CUT），通过观察响应信号波形的变化实现对CUT的测试。

一个实际的线性集成电路，总可等效为一个理想网络和一个RC电路串联［8－9］，如图1（a）所示。在其输入端加一个高电平、幅值为Um的阶跃信号Ui（t），在输入信号突跳时，输出信号Uo（t）是不能突跳的，而是以指数规律上升至稳定值［10］。建立时间tr正是描述该电压上升快慢的一个指标。tr定义为：Uo（t）从0.1Um上升到0.9Um所需要的时间。线性集成电路瞬态特性如图1（b）所示，图中tr＝t2－t1。

图1 网络等效图及瞬态特性

RC电路过渡过程：

式中τ为时间常数，τ＝RC。

脑动静脉畸形是一种先天性局部脑血管变异[1]，病变部位脑动脉和脑静脉之间缺乏毛细血管，致使动脉和静脉直接相通，形成动静脉之间的短路，引起一系列脑血流动力学的紊乱。临床上常表现为反复的颅内出血、部分性或全身性癫痫发作、短暂性脑缺血发作、进行性神经功能障碍等[2]。一般认为，脑动静脉畸形是胚胎期血管生成调控机制发生障碍所致[3]。除先天性因素外，后天性特殊情况引发的病理性脑血管生成也可能成为脑动静脉畸形的病因，如链球菌感染、转移癌伴发等[4]。动静脉畸形全切术是治疗脑动静脉畸形的首选方案，但存在一定风险。本研究旨在探讨单一颈内静脉入路血管内根治性栓塞法治疗脑动静脉畸形的临床疗效。现报道如下。

因此，Uo（t）的变化规律为

解得t1＝0.1τ，t2＝2.3τ，则：

可见，建立时间tr从时域表征了电路对快速信号的反应能力，时间常数τ越大，建立时间tr越长，电路对快速信号的反应速度也越慢。

上限截止频率fH则从频域角度描述电路的性能，其定义为高频区放大倍数下降为中频区的0.707倍时所对应的频率［11］。频谱分析表明，矩形脉冲的前后沿变化速度快，集中了信号的高频成分，将脉冲信号加至放大电路输入端，可得到近似为梯形波的输出信号，这说明信号在传输过程中丢失了一部分高频信息，因此模拟电路的高频等效电路可以看作是一个简单的一阶低通电路，其稳态响应为

定义乘积fH·tr为电路的转换系数，当一个电路设计成型后其转换系数是一常数［12］。若已知集成运放的建立时间，则可以通过式（9）求得该集成运放的上限频率fH，又由于上限频率fH远远大于下限频率fL，因此可以近似认为上限频率fH即为被测集成运放的带宽BW，即

根据系统通频带与建立时间的这一重要关系，可发挥脉冲信号频率特性的优势，将其应用于模拟电路频率特性测量之中。

2 上升时间的测试方法

2.1 定义测试法

脉冲信号经放大电路后输出波形如图2所示，由于电路中存在容性元件，输出电压会出现圆臂现象。其中第1阶段为电路储能过程，第2阶段为电路释能过程。

图2 脉冲信号经放大电路后的输出波形

定义测试法，即直接测量输出信号从0.1Um上升到0.9Um所需要的时间为上升时间，即为建立时间。此方法原理简单，易于实现，但是将其直接应用于内建自测试，仍存在一定的问题。在数字化测试中，时间的测量一般是利用电压比较器将其转化为脉冲门，然后通过脉冲计数测试脉冲门宽度的方式来实现。当集成运放的截止频率较高时，脉冲信号前沿较陡峭，这时采用定义法测试，不但对计数时钟的要求增高，其测量误差也会加大。考虑到这个问题，本文提出了脉宽测试法以解决以上的不足。

2.2 脉宽测试法

如图2所示，脉冲底部宽度tp0.1定义为脉冲前沿0.1Um到后沿0.1Um两点之间的时间间隔，即tp0.1＝t3－t1。

将式（3）作相应变化，可求出从初值x（0＋）变化到某一中间值x（tk）时所需的时间tk：

若将模拟集成电路等效为图1中的电路模型，其储能与释能过程中时间常数τ不变，因此由式（11）可以求得建立时间tr及底部宽度tp0.1分别为：

由式（12）和（13）可得

其中脉冲宽度tp为已知量，因此，测得脉冲底部宽度tp0.1即可求得建立时间tr。相比定义测试法，脉宽测试法能够延长被测时间，可降低对计数脉冲频率的要求；同时仅需设定一个电压比较阈值0.1Um，进而降低了数字化测试过程中辅助电路的资源占用率，减少了硬件开销，提高了测试的可行性。

3 实例分析

3.1 运算放大器的应用

仿真实验基于Multisim11.0软件，采用电压放大电路作为目标电路，如图3所示，其中各元件标称值如图中标注。在目标电路正常工作时，分别采用点频法、扫频法和脉冲测试3种方法测量其上限截止频率fH。

采用点频法测量时，输入端输入频率为1kHz、幅值为50mV的正弦波信号，中频段电路输出响应理论幅值为1000mV。保持输入信号幅度不变，增大频率，当输出响应幅值降为707mV，即Uom时，记录输入信号频率，即为目标电路的上限截止频率。点频法测试结果如图4所示，fH≈47kHz。

扫频法测量时，放大电路的幅频特性如图5所示，其中游标1处是中频段一点，游标2处是上限频率点，fH＝46.9520kHz≈47kHz。

图3 实验电路

图4 放大电路点频法实验结果

图5 放大电路扫频法实验结果

采用脉冲测试法，通过脉冲的建立时间tr求解上限截止频率时，选择幅值为60mV的方波信号作为输入，分别用定义测试法和脉宽测试法进行实验，结果如图6所示。测试过程选取同幅度、不同频率的方波作为输入信号，随输入信号频率的变化，测试结果略有不同，如果以扫频法实验结论fH＝47kHz作为标准值，则2种方法的测试误差如图7所示。

图7中实线和虚线分别代表了随输入方波频率变化，采用定义测试法和脉宽测试法测试结果的误差。从图中可以看出，定义法测试结果随输入信号频率改变变化较小，但误差相对较大；脉宽测试法，随着输入信号频率的变化，测试结果波动较大，但选择合适的输入频率可以减小测试误差，提高测试准确度。

图6 脉冲测试仿真实验

图7 脉冲测试法测量误差

3.2 单片集成滤波器的应用

为了进一步验证本方案的可行性，选用8阶低通滤波器——模拟集成芯片MAX292搭建实际电路进行测试，如图8所示。各元件标称值如图中标注所示，其品质因数Q＝0.707，截止频率fc＝4kHz。输入信号由Tek AFG3101函数信号发生器产生，输出信号由Tek APO4054B示波器显示。

图8 低通滤波电路

首先采用点频法测试低通电路的截止频率。选用幅值为1V的正弦波作为输入信号，由SM1030数字交流毫伏表记录输出电压幅度，结果如表1所示，测得截止频率fc＝4.07kHz。

表1 点频法实测结果

然后以幅度为2V，频率分别为1kHz和2kHz的方波信号作为激励，采用本文提出的方法进行测试，结果见表2。

表2 测试结果比较

可见，本文提出的利用建立时间测试上限截止频率的方法可行、有效。另外，选择合适频率的方波信号作为输入时，脉宽测试法能够得到更加准确的测试结果，与仿真实验得到的结论一致。

4 结束语

本文在深入分析模拟集成电路频率特性与响应信号建立时间内在关系的基础上，给出了一种以脉冲信号作为激励源测试模拟集成电路频率特性的方法。该方法利用最为接近于数字信号的脉冲信号作为激励，将上限频率转化为时间进行测试，能够降低测试电路的资源占用率，提高了数字化测试的可行性。应当指出，脉冲激励信号频率对测试结果的准确性有一定影响，如何选取恰当的输入频率的相关研究正在进行中。

实验中还发现，脉冲信号包涵有丰富的信息，通过对输入输出信号的频谱分析可以得到被测电路的一些特征参数。例如，采用幅度为1V，频率为1kHz的方波作为输入测试时，采用hanning窗对输入、输出信号作FFT，基波幅度分别为Gi＝－0.671dB，Go＝－1.07dB，可求得电路增益为0.96，与实测结果基本一致。因此，如何利用脉冲信号的时域、频域性质实现模拟集成电路的内建自测试是一个值得深入探讨的课题。

（References）

［1］Nguyen T，Rezvani N.Printed Circuit Board Assembly Test Process and Design for Testability［C］／／International Symposium on Quality Electronic Design.2008：594－599.

［2］李晓峰，冯长江.放大器通频带自测试系统的设计与实现［J］.国外电子测量技术，2011（3）：50－53.

［3］高成，张栋，王香芬.最新集成电路测试技术［M］.北京：国防工业出版社，2009：71－72.

［4］GB／T3442－86半导体集成电路运算（电压）放大器测试方法的基本原理［S／OL］.（1986－08－28）［2012－11－25］.www.bzfxw.com.

［5］王广武.运算放大器和电压比较器测试技术的实践应用［J］.半导体技术，2006，31（4）：280－283.

［6］Dariusz Zaleski，Bogdan Bartosinski.New Applications of Shape Designed Complementary Signals For Testing of Analog Sections In Electronic Embedded Systems［C］／／Proceedings of 12th IMEKO TC1 ＆ TC7Joint Symposium on Man Science ＆ Measurement，2008：313－320.

［7］孙国霞，郭予瑾，高骏，等.信号与线性系统分析［M］.山东：山东大学出版社，2007：50－55.

［8］许树玲.一阶RC电路时间常数测量的难点及解决方案［J］.大学物理实验，2011，23（5）：20－21.

［9］吕伟锋.RC和RL微分实验电路误差的时间分析法［J］.实验技术与管理，2010，27（12）：48－50.

［10］王奕博，岳瑞华，陈连华.非理想阶跃信号性质研究［J］.兵工学报，2011（5）：108－110.

［11］蒋焕文，孙续.电子测量［M］.北京：中国计量出版社，2008：15－51.

［12］Feng Changjiang，Li Xiaofeng.Application of Rectangular Pulse in Measurement of Analog Circuit’s Bandwidth［C］／／The First International Conference on Instrumentation ＆ Measurement，Computer，Communication and Control，2011.