PCB设计中用于消除信号反射的常用方法

李丹，项思源



PCB设计中用于消除信号反射的常用方法

李丹，项思源

（武汉船用电力推进装置研究所，武汉 430064）

论述了PCB设计中信号反射的机理，提出了消除反射的方法。

PCB 反射 端接

0 引言

集成电路输出开关速度提高，使得信号的频率也在提高，板上的传导部分已不再单纯的象低频时简单的点对点连线，而是具有了高频特性的传输线。传输线上的阻抗不连续会导致信号反射，从而造成信号的延时和衰减，容易导致系统的误操作甚至停止工作。因此，在设计中应尽量减少和消除信号反射。

1 信号反射产生机理

在理想的情况，当传输线内阻=传输线特征阻抗＝负载阻抗时，传输线的阻抗是连续的，不会发生任何反射，能量一半消耗在源内阻上，另一半消耗在负载电阻上，此时传输线无直流损耗[1]。

如果负载阻抗大于传输线的特性阻抗，那么负载端多余的能量就会反射回源端，这种情况为欠阻尼。

如果负载阻抗小于传输线的特性阻抗，负载试图消耗比当前源端提供的能量更多，这种情况称为过阻尼。

欠阻尼和过阻尼都会引起反向传播的波形，某些情况下在传输线上会形成驻波。当传输线特征阻抗＝负载阻抗时，负载完全吸收到达的能量，没有任何信号反射回源端，这种情况称为临界阻尼。为了消除信号反射，最好使信号稳定在临界阻尼状态，从实际的PCB设计的角度来看，由于临界阻尼情况很难满足，因此，设计上达到轻微的过阻尼即可，通常采用的方式是端接阻抗。

2 消除信号反射的常见匹配方案——阻抗匹配与端接

由反射产生机理可知，减小和消除反射的方法是根据传输线的特性阻抗在其发送端或接收端进行终端阻抗匹配，从而使源反射系数或负载反射系数为零[2]。传输线的端接通常采用两种策略：1）并行端接，即负载阻抗与传输线阻抗匹配；2）串行端接，即源阻抗与传输线阻抗匹配。

2.1 并行端接

并行端接主要是在尽量靠近负载端的位置加上拉和/或下拉阻抗来实现终端的阻抗匹配。

2.1.1简单的并行端接

这种端接方式是简单地在负载端加入一下拉到地层的电阻，使电阻值=传输线特征阻抗，从而实现匹配。采用这种端接的前提条件是驱动端必须能够提供输出高电平时的驱动电流以保证通过端接电阻的高电平电压满足门限电压要求。

在输出为高电平状态时，这种并行端接电路消耗的电流过大，对于50 Ω的端接负载，维持TTL高电平消耗电流高达48 mA，而一般器件很难可靠地支持这种端接电路。

2.1.2戴维宁并行端接

戴维宁端接即分压器型端接。用上拉电阻和下拉电阻同时构成端接电阻，通过这两个电阻同时工作进行吸收反射。上拉电阻的最大值由可接受的信号的最大上升时间决定，最小值由驱动源的吸电流数值决定。下拉电阻应满足当传输线断开时电路逻辑高电平的要求。

此端接方案虽然降低了对源端器件驱动能力的要求，但却由于在电源和地之间连接的两个电阻一直在从系统电源吸收电流，因此直流功耗较大。

2.1.3主动并行端接

在此端接策略中，端接电阻＝传输线特征阻抗，端接电阻将负载端信号拉至偏移电压V。V的选择依据是使输出驱动源能对高低电平信号有汲取电流能力。

这种端接方式需要一个具有吸、灌电流能力的独立电压源来满足输出电压跳变速度的要求。

如偏移电压V>0，输入为逻辑低电平时有DC直流功率损耗，如偏移电压V<0，则输入为逻辑高电平时有直流功率损耗。

2.1.4并行AC端接

并行AC端接使用串联RC作为端接阻抗。

端接电阻要小于等于传输线阻抗，电容必须大于100 pF，一般使用0.1mF的多层陶瓷电容。这种端接方式无任何直流功耗。

2.1.5二极管并行端接

使用肖特基二极管或快速开关硅管进行传输线端接，条件是二极管的开关速度必须至少比信号上升时间快4倍以上。在面包板、底板等线阻抗不好确定的情况下，使用二极管端接即方便又省时。如果在系统调试时发现振铃问题，可以很容易地加入二极管来消除。

二极管端接的优点在于：二极管替换了需要电阻和电容元件的戴维宁端接或RC 端接，通过二极管钳位减小过冲与下冲，不需要进行线的阻抗匹配。尽管二极管的价格要高于电阻，但系统整体的布局布线开销也许会减少，因为不再需要考虑精确控制传输线的阻抗匹配。二极管端接的缺点在于：二极管的开关速度一般很难做到很快，因此对于较高速的系统不适用。

2.2 串行端接

串行端接是通过在尽量靠近源端的位置串行插入一个电阻R到传输线中来实现的。

串行端接是匹配信号源的阻抗，所插入的串行电阻阻值加上驱动源的输出阻抗应大于等于传输线阻抗。这种策略通过使源端反射系数为零从而抑制从负载反射回来的信号再从源端反射回负载端。

串行端接的优点在于：每条线只需要一个端接电阻，无需与电源相连接，消耗功率小。当驱动高容性负载时可提供限流作用，这种限流作用可以帮助减小地弹噪声。串行端接的缺点在于：不适合用于高频信号通路，特别是高速时钟。

2.3 多负载的端接

在实际电路中常常会遇到单一驱动源驱动多个负载的情况，这时需要根据负载情况及电路的布线拓扑结构来确定端接方式和使用端接的数量。一般情况下可以考虑以下两种方案。

1）如果多个负载之间的距离较近，只需要一个端接电路。若采用串行端接，则在传输线源端加入一串行电阻；若采用并行端接，则端接应置于离源端距离最远的负载处。同时，线网的拓扑结构应优先采用菊花链的连接方式。

2）如果多个负载之间的距离较远，需要在每个负载都需要一个端接电路。如采用串行端接，则在传输线源端每条传输线上均加入一个串行电阻。如采用并行端接，则应在每一负载处都进行端接。

3 针对不同工艺器件的端接策略

阻抗匹配与端接技术方案应针对具体情况，使用适当的端接方法才能有效地减小信号反射。

一般来说，对于一个CMOS工艺的驱动源，其输出阻抗值较稳定且接近传输线的阻抗值，因此对于CMOS器件使用串行端接技术就会获得较好的效果。

对于TTL工艺的驱动源在输出逻辑高电平和低电平时其输出阻抗有所不同，这时，使用并行戴维宁端接方案则是一种较好的策略。

对于ECL器件一般都具有很低的输出阻抗，因此，在ECL电路的接收端使用一下拉端接电阻来吸收能量则是ECL电路的通用端接技术。

具体电路上的差别、网络拓扑结构的选取、接收端的负载数等都是可以影响端接策略的因素，因此在高速电路中实施电路的端接方案时，需要根据具体情况通过CADENCE软件分析仿真来选取合适的端接方案以获得最佳的端接效果。

总之，把握反射产生的机理，根据自己实际工作中的经验，并总结，具体问题具体分析，可以将信号反射问题尽可能消除。

[1] Stephen H.Hall Garrett W.Hall James A. McCall. High-Speed Digital System Design A Handbook of Interconnect Theory and Design Practices.

[2] High-Speed DigitalDesign A Handbook of Black Magic Howard Johnson martin Graham.

Common Methods to Eliminate Signal Reflection on PCB Design

Li Dan, Xiang Siyuan

(Wuhan Institute of Marine Electric Propulsion , CSIC , Wuhan 430064 , China)

TP337 TN41

A

1003-4862（2013）04-0017-02

2012-9-18

李丹(1982-)，女，工程师。研究方向：嵌入式控制系统。