VHDL教学实践与探索

2012-10-14柏俊杰张小云吴英

重庆科技学院学报（社会科学版） 2012年1期

关键词：学时器件实验

柏俊杰，张小云，吴英

VHDL教学实践与探索

柏俊杰，张小云，吴英

VHDL是一门工程性、技术性和实践性都很强的课程，强化VHDL教学对提高学生实践和创新能力非常重要。结合多轮课程教学实践，分析了VHDL教学实施的具体环节，指出了教学过程中出现的问题，并对VHDL教学改革进行了若干探索。

VHDL；教学改革；教学实践；改革探索

VHDL语言是一种用于电路设计的高级语言,是超高速集成电路硬件描述语言，它的英文全写是VHSIC（Very High Speed Integrated Circuit Hardware Description Language）。VHDL语言于1983年由美国国防总部发起创建，1987年成为IEEE工业标准的硬件描述语言，它具有很强的电路行为描述和建模能力，能从多个层次对数字系统进行建模和描述，当前已经被广泛应用于工业自动化控制、智能仪器仪表、数字信号处理和通信等领域，成为现代工业领域中不可缺少的重要角色［1］。

本文结合多届课程教学的实际情况，介绍VHDL教学实践、教学过程中发现的问题，以及教学改革的若干探索。

一、VHDL教学实践

（一）教学目的与任务

笔者从事VHDL教学所面向的对象是本科自动化、测控技术与仪器、电气工程等专业。教学目的与任务是：通过本课程的学习使学生掌握可编程器件、VHDL开发系统软件、硬件描述语言和电子线路设计与技能训练等各方面知识，学会应用VHDL设计数字系统，解决一些简单的电子设计问题，提高学生的实践和创新能力，并为将来从事自动化、测控技术、仪器仪表和电气工程等领域的工程应用打下基础。

（二）理论教学内容

VHDL理论教学共有16个学时，教学的重点是让学生掌握可编程逻辑器件（CPLD和FPGA）、VHDL程序设计流程与开发环境、VHDL的结构与要素、VHDL的基本语句和描述风格，按照以下层次进行理论教学：（1）介绍VHDL技术的发展史与电子设计自动化技术，从一般角度讨论VHDL的产生、应用和优势，讲解VHDL技术的开发环境与流程。（2）介绍可编程逻辑器件CPLD和FPGA，包括器件特性与发展历程、器件结构与可编程原理、器件编程与配置方式、器件性能比较和主要生产厂家等相关问题，使学生能够了解可编程逻辑器件的硬件结构和特点，并熟悉某一通用的可编程逻辑器件，能够正确使用和发挥可编程逻辑器件的技术优势，能够根据实际任务需求合理选择可编程逻辑器件。（3）结合常用的组合逻辑电路和时序逻辑电路，深入讲解VHDL语言，使学生掌握语言要素、数据类型与操作符、程序设计基本结构与描述风格、顺序语句与并行语句的语法结构、VHDL库与程序包等内容。（4）结合设计实例，详细讲解Altera公司QuartusⅡ6.0开发软件，使学生熟练掌握QuartusⅡ自动设计，主要是处理环节和设计流程，包括设计输入编辑、设计分析与综合、时序与功能仿真分析、适配与代码下载等技能。

（三）实践教学内容

VHDL实验教学共有16个学时，分为验证性实验和综合/设计性实验两部分，实验教学项目如表1所示，这些实验在杭州康芯电子有限公司生产的GW48系列SOPC/EDA实验开发系统上完成。通过完成多路选择器、编码器、译码器、计数器和分频器等组合或时序逻辑电路实验，使学生掌握VHDL的基本数据类型与操作符、程序设计的基本结构与描述风格、顺序语句与并行语句等内容，学会CPLD或FPGA等逻辑器件的配置和硬件接口使用，掌握Quartus开发环境下程序的查错、编译、仿真、管脚锁定和代码下载等基本技能；通过完成基于VHDL的数字时钟、波形发生器和步进电机控制器等设计性或综合性实验提高学生对解决实际课题的综合技能。根据实验报告的完整性、正确性，以及现场调试和答辩的过程对实验效果进行考核。

表1 VHDL实验教学项目

（四）教学方法与手段

VHDL课程内容多、学时少、难度大，是一门对要求动手能力较强的课程，因此必须充分利用包含大量的图片、声音和动画等内容的多媒体课件来教学，并在必要时通过现场演示操作具体的设计实例来进一步增强学生的感观认识。例如在讲解Quartus开发环境下代码编写与编译、时序与功能仿真、引脚配置与代码下载等很难单纯用语言讲清楚的内容时，可以充分借助多媒体的形式来进行更好的教学，同时让学生参与互动。充分运用基本的组合或时序逻辑电路等设计案例讲解VHDL的基本数据类型与操作符、程序设计的基本结构与描述风格、顺序语句与并行语句等内容，通过这种方式授课避免了单纯讲解语法的枯燥无味，同时要通过师生互动进一步吸引学生的注意力、提高学生分析和解决问题的能力。授课过程中要尽可能突出重难点，注重理论联系实际，体现程序设计的风格、思路与方法。

二、VHDL教学中发现的问题

在多届VHDL教学中，笔者不断总结教学经验和改进教学方法，总体来说取得了一定的教学效果，但也发现该课程的教学存在一些问题，主要是部分学生缺乏学习的主动性和极积性，投入精力过少。其原因有：（1）学生不明白为什么要学习这门专业课，不清楚现代化工业对VHDL技术的巨大需求。（2）大多数学校把这门课作为专业方向选修课，在学分制体系下，部分学生还停留在应试教育的阶段，认为本课程不是必修课不重要，只是为了完成学分。（3）当前，大学生要应付的各种等级考试太多，并且因为就业压力大而准备考研，仅仅努力学习考试的相关课程，根本没有精力和心思去深入学好本专业的其它课程。（4）部分学生基础差，信心不足。本课程是本科高年级学生开设的专业课程，涉及数字电子技术、C语言、数字信号处理和单片机原理与技术等相关课程的知识，若基础不好，VHDL的学习很难深入，且学生学习时不能很好地将理论与实际应用结合起来，仅仅注重语法结构的学习，感觉学习枯燥和缺乏信心。（5）适合32学时VHDL教学的优秀教材稀缺。笔者先后选择了机械工业出版社刘雷波和孟一聪编译的《VHDL教程》（第三版）、清华大学出版社出版高有堂编写的《EDA技术及应用实践》、清华大学出版社潘松和黄继业编写的《EDA技术与VHDL》，这些教材相对来说编写较好，理论与实践结合紧密，但是相对32学时的教学来说，教材内容多、涉及面广，学生学习难度大。

三、VHDL教学改革的若干探索

结合教学过程中所发现的一些问题，力求在教学上取得理想的教学效果，笔者所在的教学团队进行了以下教学探索：

（一）兼顾理论，重在实践

作为一门实践性很强的课程，本课程非常重视加强实践环节，主要体现在两个方面：（1）理论授课部分，每一节都安排有设计实例，把知识点融入在设计实例讲授环节，这些设计实例几乎包括了数字电路基础涉及到的所有组合逻辑电路和时序逻辑电路，并且在功能上有所扩展。（2）安排了16个课时的实验，占到了整个授课课时的一半，并在实验过程中加强了指导力度，学生每二人一组，由课程组多位实践能力强的教师同步指导学生实验，师生比不低于1：10，指导老师负责指导整个实验期间从理论到具体操作的各个环节，特别是强化了设计性和综合性的实验教学。

（二）采用形式多样的教学模式

课程组建立了教授课程负责制、主讲教师授课、主讲教师和实验辅导教师同步指导学生实验的相关课程制度，采用了“课堂讲授+案例分析+现场演示+验证性实验+综合与设计性实验+大作业+课后答疑+设计性竞赛”的教学模式，改善了VHDL教学所面临的“难教”和“难学”的状况。讲授、案例分析、现场演示、验证性实验和两个设计性/综合性实验等环节是在课内学时进行，最后一个设计性实验步进电机控制器的设计和其它教学环节都是由学生在课外学时自主完成，现代电子技术实验室全天开发，为学生完成任务提供条件，对学生完成的情况计入学生成绩的考核。

（三）试行项目教学法

项目教学法，就是师生以团队的形式，实施一个整的项目工作而进行的教学活动，学生在教师的指下，完成一个项目的过程，在这一过程中学生掌握教学计划涵盖的教学内容［2］。结合教学团队科研项目，让学生参与到课题中来，如基于FPGA设计1/100秒高精计时器、基于FPGA实现光纤布拉格光栅解调、基于FPGA的直流电机伺服系统的设计等科研课题。通过项目驱动，学生在做项目的过程中能够学会查询技术资料的方法，并养成收集学术资源的习惯，同时能够结合课题提出问题、思考问题和解决问题，能够相互交流和增强主动性，最终促使学生从“要我学习”向“我要学习”转变。