NMOS管Snapback特性ESD仿真模型研究

高国平，蒋 婷，韩兆芳，孙云华

（中国电子科技集团公司第58研究所，江苏 无锡，214035）

1 引言

ESD（Electro-Static Discharge）对芯片设计者来说是一个主要的可靠性问题。众所周知，客户反馈的失效电路中，有相当一部份和ESD损伤有关。为了防止电路的ESD损伤，芯片的I/O端口和电源－地之间都必须放入ESD保护电路。然而，加入的ESD保护电路可能会影响到电路的功能和参数，或者I/O端口的电路（如缓冲器）也可能会降低ESD保护电路的能力。因此，ESD保护电路设计需要一种有效的方法来优化ESD保护电路、I/O端口的电路以及芯片内部的电路。

在静电放电时，ESD保护器件如NMOS工作在非常规的状态，例如高电压、大电流、高温。MOS管工作在snapback模式，如GGNMOS（栅接地的NMOS）和GCNMOS（栅耦合的NMOS），广泛用于CMOS工艺的ESD保护。横向NPN晶体管寄生在NMOS管中（漏端＝集电极，衬底＝基极，源端＝发射极），其中集电极-基极间的击穿效应是snapback特性的关键。

目前，ESD保护设计有四种方法：

（1）尝试-优化（trial and error）的方法仍在ESD设计方法中占着主要的地位，此方法的主要缺点是开发时间的不确定。

（2）开发新的SPICE 模型，此方法只能在特定的仿真器仿真，很难移植到商用的SPICE仿真器，如ADS、Eldo、HSPICE、Spectre。

（3）使用行为级语言Verilog-A或VHDL-A对ESD相关的参数建模，其优点是适用于常用的商业仿真器，缺点是仿真速度慢，会遇到不收敛的问题。

（4）使用存在的先进BJT模型建模，如VBIC、MEXTRAM、HICUM。其优点是BJT模型被大多数SPICE仿真器支持，仿真速度快，易于收敛，缺点是需要提取的参数较多。

由于第四种方法的优点比较突出，本文主要介绍这种方法，它的缺点是参数较多，可以通过使用专业的提模型参数软件（如BSIMProPlus、ICCAP、MBP、UTMOS），来测量和提取参数。

2 Snapback特性和宏模型

已经有许多详尽的研究关于MOS管在标准工作状态和静电放电下的工作原理[1]，不同栅偏置下的NMOS管的I-V特性如图1所示，I-V曲线基本包括四个工作区。Region（1）和Region（2）分别是线性区和饱和区，Region（1）和Region（2）的特性由NMOS管的特性决定，可以通过MOS管的SPICE模型中等式模拟。Region（3）是雪崩击穿区，受到MOS管和寄生NPN晶体管的共同影响。Region（4）是大电流区，其特性主要由NPN晶体管决定。NMOS管工作在Region（1）和Region（2），是正常工作状态；当它工作在ESD状态下，进入Region（3）和Region（4）。进一步增加Vd，将进入二次击穿区，图1中没有表示。

当漏端电压Vd从0V增加，漏端-衬底结是反偏的。一旦Vd进入雪崩击穿区，耗尽层中的电场变得足够高，通过碰撞电离，产生许多电子-空穴对。电子流到漏端成为漏端电流的一部分。空穴注入到衬底，产生衬底电流Isub。当Isub增加，在衬底电阻上的电压降（Vbe）增加，最终源端-衬底结正偏，引起电子从源端发射到衬底。当Vbe达到～0.5V，横向的NPN管导通，电子电流到达漏端，进一步增加了产生的电子-空穴对。由于不再需要高电场维持碰撞电离电流，漏端电压下降，snapback发生了。衬底电阻上的电压降的精度是非常关键的，因为它决定了snapback什么时候发生。

图1 在不同栅偏置下NMOS管的I-V曲线

Snapback特性可以通过如图2的子电路来模拟。它包含了一个NMOS管、一个寄生的NPN晶体管和一个衬底电阻。NMOS管使用BSIM3V3模型，NPN晶体管使用VBIC、Mextram、HICUM较先进的BJT模型。BSIM3V3和VBIC等模型都被大多数商用的仿真器支持，算法也经过优化，因此仿真速度和收敛性问题也得到很好的解决。另外，BSIM3V3和VBIC等模型拥有复杂的电容模型，这使得图2所示的宏模型，不仅可以用于准静态的仿真，而且可以用于瞬态的仿真。

商用生产线通常都提供MOS管的BSIM3V3模型，这使得提取模型参数的工作可以进一步简化。关于VBIC、Mextram模型用于ESD仿真，许多学者已经做过详尽地研究[2,3]。以下介绍三种先进的BJT模型的特点，为ESD仿真的BJT模型的选用提供依据。

图2 NMOS管ESD仿真的宏模型

3 BJT 模型

在众多的双极型晶体管模型中，SGP（SPICE Gummel-Poon）模型在过去的几十年里得到了广泛的使用。然而，随着工艺的不断改进，SGP模型已经不能准确地模拟双极型晶体管的特性。于是，出现了各种改进的晶体管模型。这些改进地晶体管模型包括VBIC（Vertical Bipolar Intercompany Model）模型、Mextram模型、HICUM（High Current bipolar compact transistor Model）模型。

3.1 VBIC模型

SGP模型自发表至今，作为工业标准被广泛使用。然而SGP模型并不是完美无缺的模型，Early效应不准确、无法模拟准饱和效应以及没有衬底寄生晶体管模型等缺陷限制了它的应用。为了弥补SGP模型的不足，1995年，IC制造厂以及CAD设计公司共同开发了VBIC模型， VBIC模型是完全开源的。VBIC模型以SGP模型为基础，并针对SGP模型的不足进行了改进。相对于SGP模型，VBIC模型主要做了以下几方面的改进：改善了Early效应、准饱和效应、衬底寄生晶体管、击穿模型、自热效应。其中，对NMOS管ESD snapback特性仿真，最关键的是击穿模型和自热效应。

图3 VBIC模型的等效电路图

相对于SGP模型，VBIC模型增加了BC结的雪崩击穿模型，在文献[4,5]中作者把VBIC模型和SGP模型分别应用于SCR的等效电路模型，得出结论雪崩击穿模型对于SCR的电流触发模型具有更重要的意义。VBIC模型的B-C结雪崩击穿电流可以表示为：

其中Ic是没有发生雪崩击穿的集电极电流，PC代表结的内建电势，MC结的缓变系数，Vbci是BC结的电压降，AVC1和AVC2是雪崩击穿的系数。

VBIC模型的热网络单元包括一个热敏电阻RTH以及一个电容CTH，加上一个电流源Ith，如图3所示 。电流源能把BJT产生的热能耦合进热网络单元。通过模型参数与温度的对应关系，可以将温度的变化与模型联系起来，从而建立自热模型。

当面对不同发射区面积的NPN晶体管，VBIC模型很难做到归一化，这无疑增加了模型参数提取的工作量。

3.2 Mextram模型

Mextram模型是飞利浦公司为双极晶体管所研发的模型，1985年，首先由Graaff 和 Kloosterman建立并发展起来。1994年，飞利浦公司开发了版本level503.1，目前最新版本是level504.7。2004年，Mextram模型被CMC选为标准模型。

图4 Mextram 模型等效电路图

Mextram模型采用ICCR理论，能有效模拟晶体管电学特性，能够全面模拟晶体管二级效应、Early效应、大注入效应等；建立了BC结击穿模型；能够有效地模拟基区自建场，异质结晶体管基区梯度掺杂，通过增加了两个参数，从而建立了精确的HBT模型；通过对Kull模型和Jeong模型的改进，建立了准确的准饱和模型，该模型包含了Kirk效应以及载流子速度饱和效应的影响；通过对基区电阻以及渡越时间模型的改进，建立精确的fT模型；能模拟晶体管的各种寄生效应，拥有衬底模块；Mextram模型能在一定程度上做等比例缩小的模型；有自热模型。

其中对于snapback特性的仿真，Mextram除了拥有BC结击穿模型和自热模型外，还提供了发射区面积缩放的模型参数，给不同发射区面积的NPN模型归一化带来了福音。

3.3 HICUM模型

HICUM 的全称是High Current Model，从名称可以看出HICUM模型最初重点在于模拟大电流条件下晶体管特性。HICUM模型与SGP模型一样也是基于ICCR理论的模型。HICUM模型与SGP模型的不同在于HICUM模型是直接应用ICCR理论，而SGP模型在ICCR理论基础上做了近似处理。随着HBT的截止频率以及最大振荡频率的提高，经典的ICCR理论已经无法准确描述HBT的特性，Michael等人提出了GICCR理论，最新版的HICUM level 2.23采用了GICCR理论。

图5 HICUM 模型等效电路图

HICUM模型采用GICCR原理，通过渡越时间对电流积分求得本征电荷，能有效模拟晶体管在大电流下的特性；通过本征电荷建立基区电阻模型；建立渡越时间模型，其中包含了准饱和效应模型，在此基础上建立了精确的fT模型；能够全面模拟影响基区电阻变化的物理效应，包括Early效应、Kirk效应等；建立BC结以及BE结击穿模型；能够有效模拟应用于高速电路的HBT；等效电路中的元件都与器件的几何尺寸相关，HICUM模型能做尺寸比例缩放；模拟晶体管的各种寄生效应；有自热模型。

从以上HICUM新加入的特性——大电流特性、BC结击穿模型、尺寸比例缩放、自热模型，非常符合ESD条件下的大电流、高电压 、高温下的NPN工作，可以把HICUM模型看作ESD仿真用的NPN晶体管最有竞争力的模型。

4 人体模型（HBM）ESD仿真和测试结果

GGNMOS管的snapback特性使用TLP（transmission line pulse，传输线脉冲）技术测试。ESD仿真（BJT模型使用VBIC模型）使用参照TLP设备的脉宽100ns，上升沿～10ns，进行仿真，见图6，TLP测试结果和仿真结果符合得很好[2]。

图6 GGNMOS管TLP测试结果和仿真结果

5 小结

本文提出了一个NMOS管在ESD工作下的宏模型。这个宏模型可以使用标准器件模型：MOS管模型BSIM3V3和BJT模型VBIC、Mextram、HICUM的其中一种。但从模型归一化和大电流特性上看，BJT模型使用HICUM会更优化。简化的模型和使用专业的模型参数软件提取，使得全芯片的ESD仿真变得容易实现。由于MOS管和BJT模型在算法上的优化，仿真速度和收敛性也得到了很大的提高。如果要实现二次击穿或热击穿的仿真，可以在这个宏模型里加入新的热学电路。本文提出的宏模型不仅可以用于ESD的仿真，而且可以用于EOS的仿真。

［1］Ajith Amerasekera,Charvaka Duvvury.ESD in Silicon Intergrated Circuits[J].JOHN WILEY & SONS,LTD.

［2］Yuanzhong（PAUL）Zhou,Duane Connerney,Ronald Carroll,et al.Modeling MOS Snapback for Circuit-level ESD Simulation Using BSIM3 and VBIC Models[J].ISQED’05.

［3］Abhishek Ramanujan,Moncef Kadi,Jean Trémenbert,et al.Modeling IC Snapback Characteristics Under Electrostatic Discharge Stress[J].IEEE transactions on electromagnetic compatibility,2009,51（4）.

［4］LUO Jiexin,CHEN Jing,WU qingqing,XIAO Deyuan,Wang Xi.Advanced Compact Models for BJT[J].Chinese Journal of Electron Devices,2010,33（3）.

［5］Lou Lifang,Liou Juin,Dong Shurong,er al.Silicon Controlled Rectifier（SCR） Compact Modeling Based VBIC and Gummel-Poon Models[J].Solid-State Electron ics.2009,53:195-203.