基于GC5016的短波收发机数字上下变频设计✴

周玉庭，郭伟，周建英

基于GC5016的短波收发机数字上下变频设计✴

周玉庭1，郭伟2，周建英2

（1.南京工业大学自动化与电气工程学院，南京210009；2.中国电子科技集团第三十六研究所，浙江嘉兴314001）

鉴于传统中频数字化短波收发机性能及复杂度受模拟前端电路制约，介绍了射频直接低通采样的数字化处理方案，其中GC5016用于数字上下变频，重点对GC5016中的级联积分梳状滤波器（CIC）和可编程有限冲激响应滤波器（PFIR）的联合设计进行了仿真研究和硬件验证。该数字上下变频的带外抑制达100 dB，带内平坦度控制在0.1 dB，完全满足射频数字化收发机的设计要求。

短波收发机；数字上下变频；CIC滤波器；PFIR滤波器

1 引言

软件无线电作为无线电工程的现代方法，其基本思想是将数模／模数转换器件（AD／DA）尽量靠近天线［1］。目前基于该思想设计的短波设备一般对经模拟混频器搬移得到的中频信号进行数字化［2］，这就引入了较多模拟前端电路，从而影响了系统性能，并增加了复杂性和成本。短波设备工作频段集中在3～30 MHz，带宽为3～6 kHz范围，以目前AD／DA器件的转换速率（已突破100 MHz），可直接对射频接收信号进行低通采样数字化［3-4］，也可直接将数字射频发送信号转换成模拟射频信号。而要最终实现射频直接采样的短波收发机，还须设计具有较强数字混频和采样率变换能力的数字上下变频器。其中，数字下变频器（DDC）应能将数字射频信号（如30 MHz）变换到的基带范围（如26 kHz），并将采样率（如100 MHz）降低到数字信号处理器易于处理的低速率（如96 kHz），对数字上变频器（DUC）也有类似的要求。

TI公司的专用可编程四通道数字上／下变频芯片GC5016，单个通道支持最高速率为160 Msample／s的采样数据流，可进行最高达4 096倍的内插／抽取及变频处理工作。根据需要可将4个通道灵活地配置成两路DUC／两路DDC模式，从而可实现单芯片同时完成数字上下变频处理，因而具有较高的性价比。本文研究利用GC5016实现射频直接采样短波收发机中的数字上下变频方案，重点对GC5016中的滤波器设计进行了仿真研究，并通过PFIR滤波器校正CIC滤波器带内波动的方法改进了滤波性能，仿真和硬件实测结果表明，DDC／DUC的带外抑制可达100 dB，带内平坦性控制在0.1 dB以内，完全满足该射频数字化收发机的设计要求。

2 短波电台设计方案

该短波收发机硬件结构如图1所示。

图1中，DSP作为主控制器，完成音频信号采集与回放、报文收集与上报、GC5016配置等；FPGA作为基带信号处理器，完成音频／报文的基带调制与解调，并提供与GC5016的数据接口。GC5016作为数字下变频器，对高速AD芯片采集到的数字射频信号（天线感应到的模拟射频信号经带通滤波器选出短波频段，再经低噪声放大器进行放大，最后送往高速AD芯片完成从模拟射频到数字射频信号的转换）进行下变频、降采样、滤波等处理，从而完成从数字射频信号到数字基带信号的转换，最后送往FPGA进行音频／数据解调，恢复出原始音频／报文信息。GC5016作为数字上变频器，对FPGA调制好的基带数字信号进行上变频、升采样、滤波等处理，从而完成从基带信号到数字射频信号的转换，经高速DA芯片变换成模拟射频信号后送往射频前端和天线完成发射。可见，GC5016在收发机中同时完成上下变频，从而可使短波收发机工作在异频全双工通信方式。

3 GC5016内部滤波器设计

DUC中在内插后滤波，滤除因内插产生的镜像分量；DDC中在抽取前滤波，防止因抽取产生频谱混叠。当内插／抽取倍数较高时，要求数字滤波器的通带极窄，一般方法不易实现。采用CIC和FIR滤波器联合滤波的方法是一种能提供较高内插／抽取倍数、复杂度低、性能优良的方案，GC5016即采用此方案，其提供满足最高256倍内插／抽取的CIC滤波器和最大16倍的PFIR滤波器来完成数字上下变频中的滤波处理。以DDC为例，其处理结构如图2所示。

DUC中内插滤波器及DDC中的抽取滤波器的总特性即为射频信号采样率下PFIR和CIC滤波器的联合传输函数，如式（1）：

式中，HP（f）、HCIC（f）分别为射频信号采样率下PFIR和CIC滤波器的频域传输函数。可见，PFIR和CIC滤波器的联合滤波特性对数字上下变频器的性能有至关重要的影响［5］，下面详细分析这两个滤波器的设计。

3.1 CIC滤波器

GC5016内部的CIC滤波器由积分滤波器和梳状滤波器组成，其结构如图3所示。

该滤波器的频域传输函数为

式中，D为CIC滤波器阶数，等于内插或抽取倍数；N为CIC滤波器级数，GC5016内DDC中的CIC级数为5级，DUC中的CIC级数为6级。本短波收发机数字上下变频方案中的CIC内插／抽取倍数均为256，以DDC为例，其中CIC滤波器归一化幅频响应如图4所示。

图4中，横坐标w为实际频率对应的数字频率，纵坐标H（w）为w处的幅度响应，单位为dB。通带幅频响应放大后如图5所示。

首先，由图5可见，DDC中CIC滤波器的第一旁瓣比主瓣衰减约70 dB，DUC中的CIC滤波器虽然级数更高，衰减也仅为80 dB，因此单独采用CIC滤波器并不能满足带外抑制100 dB的设计要求。其次，由图5可见，该CIC滤波器幅频响应通带有一定波动。另外，该短波收发机的射频信号采样率为98.304 MHz，而CIC内插和抽取倍数均为256，因此DDC中CIC抽取后的采样率为384 kHz，DUC中CIC内插前的采样率也为384 kHz，384 kHz的采样率对于音频和低速数据基带信号仍显较高。为解决DUC和DDC中的这三个问题，需采用PFIR滤波器来做进一步的处理，以提高带外抑制，校正通带的波动性，并进一步降低采样率。

3.2 滤波器综合设计

在MATLAB中采用切比雪夫窗函数法设计FIR滤波器，采样率选为384 kHz，滤波器中心频率选为26 kHz，带宽选为3 kHz，过渡带选为5 kHz，带外衰减选为100 dB，阶数设定为256阶，将设计好的滤波器系数按照GC5016规定的16 bit位数进行量化，量化后DDC中CIC和PFIR滤波器的联合幅频响应特性如图6所示。其中，横坐标f为实际频率，单位为Hz，纵坐标H（f）为幅度响应，单位为dB。可见带外抑制达到了100 dB的设计要求。将DDC中的CIC和PFIR滤波器联合幅频响应通带放大后如图7所示。可见，DDC中的CIC与PFIR联合幅频响应的通带波动约为0.1 dB。这主要是由于CIC滤波器通带的波动性造成的，对于DUC部分来讲，由于其CIC级数更高，从而使联合幅频响应通带波动更大。因此，PFIR滤波器需做改进设计，以校正CIC滤波器通带内波动。

首先预设一个通带内完全平坦的滤波器，用其通带内的幅频响应与CIC通带内的幅频响应相除，并做归一化处理后与PFIR滤波器通带内的幅频响应求积，便可校正联合幅频响应通带，使其变平坦，校正后的PFIR和CIC联合幅频响应通带如图8所示。经校正后的PFIR滤波器频域响应经256次傅里叶逆变换即可得到对应256阶FIR滤波器的时域脉冲响应系数。

在DDC中完成PFIR滤波后，即可进行进一步的抽取，本收发机方案中的FIR抽取倍数为4，因此经过PFIR滤波抽取后的采样率将降低至96 kHz，而DUC处理之前的基带信号采样率也为96 kHz，这对音频和低速数据基带信号来讲已经足够，也使得FPGA／DSP的基带调制、解调等处理变得容易。

4 测试验证

将GC5016的A通道配置为DUC模式，上变频频率设定为30 MHz，外加1 kHz单音信号。收发机中基带信号采样率为96 kHz，因此经数字上变频后的采样率为98.304 MHz，实测发送射频SSB信号的频谱如图9所示。可见，DA输出30.001 MHz的SSB信号，测试带内平坦度控制在0.1 dB以内，因此GC5016能较好地完成短波收发机中的数字上变频任务。

将GC5016的C通道配置为DDC模式，下变频频率设定为30 MHz，外加30.001 MHz正弦信号。AD采样率为98.304 MHz，因此数字下变频处理后的采样率为96 kHz，实测接收音频信号的幅度谱如图10所示。可见音频DA输出1 kHz的信号，测试带内平坦度控制在0.1 dB以内，因此GC5016较好地完成了短波收发机中的数字下变频任务。

5 总结

本文介绍了射频直接低通采样的短波收发机数字化处理方案，与传统中频数字化接收机相比，具有较低的复杂度和较好的性能。利用单片GC5016芯片即实现了短波收发机中的数字上下变频任务，完全满足射频数字化短波收发机对数字上下变频的设计要求，具有较高的性价比。GC5016的高数据速率、强混频能力、高内插／抽取倍数等特点，使射频信号与基带信号的相互变换、射频采样率与基带采样率的相互转换等易于实现。CIC和PFIR两级级联的滤波器结构，使数字上下变频器具有较好的带外抑制和带内波动性能。另外，GC5016工作模式及参数可在线配置的特点，使数字上下变频器的设计和使用简明、灵活。

［1］杨小牛，楼才义，徐建良.软件无线电技术与应用［M］.北京：北京理工大学出版社，2010.

YANG Xiao-niu，LOU Cai-yi，XU Jian-liang.Software radio technology and application［M］.Beijing：Beijing Institute of Technology Press，2010.（in Chinese）

［2］周学科，张太镒，王小军.基于软件无线电的短波中频数字化［J］.重庆邮电学院学报，2004，16（4）：34-37.

ZHOU Xue-ke，ZHANG Tai-yi，WANG Xiao-jun.IFdigitalization of SW based on software radio［J］.Journal of Chongqing University of Posts and Telecommunications，2004，16（4）：34-37.（in Chinese）

［3］陈牧，高俊，刘全，等.短波射频数字化接收机的设计与实现［J］.电讯技术，2009，49（7）：59-62.

CHEN Mu，GAO Jun，LIU Quan，et al.Design and Implementation of a HF RF Digitized Receiver［J］.Telecommunication Engineering，2009，49（7）：59-62.（in Chinese）

［4］远海鹏，刘峰，龙腾.基于射频采样的短波侦察接收机设计［J］.微计算机信息，2008，24（22）：173-174.

YUAN Hai-peng，LIU Feng，LONG Teng.Design of RF Sampling Short Wave Reconnaissance Receiver［J］.Microcomputer Information，2008，24（22）：173-174.（in Chinese）

［5］张惠军，程翥，皇甫堪.GC5016中滤波器的理论分析与综合设计［J］.电讯技术，2007，47（2）：144-148.

ZHANG Hui-jun，CHENG Zhu，HUANGFU Kan.Filtertheoretical analysis and synthesis design in GC5016［J］.Telecommunication Engineering，2007，47（2）：144-148.（in Chinese）

ZHOU Yu-ting was born in Nanjing，Jiangsu Province，in 1972.She received the M.S.degree in 1999.She is now a lecturer.Her research concerns electrical engineering and automation.

Email：yt-zhou2010＠163.com

郭伟（1984—），男，陕西咸阳人，2010年获硕士学位，现为助理工程师，主要研究方向为软件无线电和无线通信；

GUO Wei was born in Xianyang，Shaanxi Province，in 1984.He received the M.S.degree in 2010.He is now an assistant engineer.His research concerns software radio and wireless communication.

Email：guowei8487574＠163.com

周建英（1983—），男，安徽砀山人，2008年获硕士学位，现为工程师，主要研究方向为无线通信。

ZHOU Jian-ying was born in Dangshan，Anhui Province，in 1983.He received the M.S.degree in 2008.He is now an engineer.His research concerns wireless communication.

Design of DUC／DDC for HF Transceiver Based on GC5016

ZHOU Yu-ting1，GUO Wei2，ZHOU Jian-ying2
（1.College of Automation＆Electrical Engineering，Nanjing University of Technology，Nanjing 210009，China；2.The 36th Institute of China Electronics Technology Group Corporation，Jiaxing 314001，China）

In view of the analog front circuits′restrictions on the performance and complexity of traditional Intermediate Frequency（IF）digitalizing transceiver，a Radio Frequency（RF）digitalizing scheme based on low-pass sample theory is introduced，in which Digital Up／Down Convert（DUC／DDC）are performed by GC5016.This paper focuses on the joint design of Cascaded Integrated Comb（CIC）and Programmable Finite Impulse Response（PFIR）filter in GC5016 through simulation research and hardware verification.The out-band rejection of the DUC／DDC is up to 100 dB，and band flatness is limited to 0.1 dB，so，the design fully satisfies the HF transceiver′s requirement.

HF transceiver；digital up／down convert；CIC filter；PFIR filter

TN924

A

10.3969／j.issn.1001-893x.2012.07.010

周玉庭（1972—），女，江苏南京人，1999年获硕士学位，现为讲师，主要研究方向为电气工程及其自动化；

1001-893X（2012）07-1102-05

2011-12-20；

2012-03-29