高速列并行10位模数转换电路的设计

高 静，姚素英，徐江涛，史再峰

(天津大学电子信息工程学院，天津 300072)

单斜模数转换器(analog to digital converter，ADC)因具有结构简单、功耗低、面积小、适合在列宽的限制下实现、良好的线性度和单调性等特点而被广泛应用在图像传感器的列级处理电路中[1-2]，它的主要缺点是转换时间长、速度慢，且转换时间随分辨率的提高而增加．对于n位的单斜ADC，所需要的最长转换时间为2n个时钟周期Tclock(t＝2nTclock)，当位数n增加时，转换时间以 2的指数幂增加，因此在高速信号处理的场合，单斜ADC的应用受到限制．Sigmadelta ADC、逐次逼近型(successive approximation)ADC和循环ADC相对于单斜ADC具有转换速度快的特点，但它们的电路结构较复杂、占用芯片面积大，同时列之间的固定模式噪声较大[3-6]．笔者设计了一种兼具单斜ADC结构简单特点且具有较快转换速度的ADC结构，该ADC采用两级转换的方法，转换速度较单斜ADC提高了近8倍，同时设计了电阻阵列式多路斜坡发生器、级联结构比较器、数字纠错和消失调等电路，该 ADC在不增加工艺成本的条件下可满足10位精度的要求．

1 ADC结构设计及设计考虑

1.1 ADC结构设计

笔者所设计的ADC电路结构基于单斜ADC，它通过分2级进行模数转换的方法，有效提高了转换速度，同时具有电路结构简单、功耗低、芯片面积小的优点，非常适合用于图像传感器列级处理电路中．与单斜ADC相比，该ADC增加了斜坡的个数，每列电路增加了一些逻辑单元和开关器件．图 1为所设计的ADC的电路结构．

该ADC在工作时分为两个步骤：首先进行高位(p位)数据的转换，将斜坡发生器 A的输出信号ramp0接到所有列的比较器上，斜坡信号与模拟输入信号进行比较，当斜坡信号与模拟输入信号相等时，比较器输出信号发生翻转，该翻转信号作为控制信号，将触发器触发，产生的数字信号控制寄存器对同步p位计数器的输出信号进行存储，此时存储的p位数据即为转换结果中的高 p位数据；接下来进行低位(q位)数据的转换，根据高位的输出结果，每列通过译码器选择斜坡发生器 B输出信号中的某一路斜坡信号接到该列的比较器上，将斜坡信号与模拟输入信号进行比较；重复上面的过程，将低位转换的结果存储在寄存器中，最后在同步信号的作用下，将 n位数据读出．

图1 本文的ADC电路结构Fig.1 Structure of ADC proposed in this papar

该 ADC在进行高位(p位)数据转换时，需要一路斜坡信号，所需最长转换时间为(2p－1)Tclock；在进行低位(q位)数据转换时，需要 2p路斜坡信号，所需最长转换时间为(2q－1)Tclock(p＋q＝n，n为 ADC 的位数)．完成n位数据的转换，需要的最长转换时间为

1.2 ADC设计考虑

设计中首先需要确定高、低位转换的位数．由式(1)可以看出，当p＝q即高、低位转换位数相等时，所需的转换时间最短，对于 10位的 ADC，最长转换时间仅为 62个时钟周期，而这种情况需要 64(25)路斜坡信号完成低位数据转换．为了实现模数转换器在速度、精度和功耗等方面的优化设计，设计中需要考虑以下3个问题．

(1)在低位转换期间，需要 2p路斜坡信号．为了保证在每一个数据区间实现高精度的数据转换，需要这 2p路斜坡良好地匹配．但当斜坡数量增大时，这种匹配很难实现．

(2)由于每路斜坡信号都需要一个驱动电路来驱动比较器阵列，考虑极端情况，某一路斜坡信号需要连接到所有列的比较器上，因此驱动电路的驱动能力必须满足这种条件．当斜坡数目增大时，会严重增加电路的功耗．

(3)在低位转换阶段，斜坡的幅度为ADC输入幅度的 1/2p，如果在高位转换阶段产生转换误差，会导致在低位转换时所选择的斜坡信号发生错误，从而导致 ADC的转换结果发生错误．为了消除由于高位误判断而导致的转换错误，考虑加大低位转换阶段斜坡的幅度，使斜坡分段区间相互交叠，通过数字纠错的方法来消除高位转换误差对转换结果的影响[7]．

基于上述的分析和讨论，笔者设计的 10位精度模数转换器采用高 3位、低 7位分段转换的方法，低位转换阶段采用8路相互交叠的斜坡信号，经过数字纠错处理、失调消除技术，保证该ADC在不增加工艺成本的条件下满足10位精度的要求．

2 ADC的电路实现

2.1 电阻阵列斜坡发生器

笔者所设计的ADC共需要9个斜坡发生器，产生斜坡信号 ramp0～ramp8，其中斜坡信号 ramp0用于进行高位的模数转换，具有 3位的精度要求；斜坡信号 ramp1～ramp8的有效幅度为模拟输入信号幅度的1/8，用于进行低位的模数转换，具有10位精度要求．

为了减少输入缓冲器的数目、减小运放失调的影响、节约系统面积和功耗，设计了电阻阵列斜坡发生器．对于 10位精度要求的斜坡信号，设计了两级电阻阵列斜坡发生器结构，有效减少了电阻的数量；同时克服了电阻精度不高的限制，通过合理的版图布局可实现10位精度的要求．

2.1.1 电阻阵列斜坡发生器设计

ADC在进行低 7位转换时，需要 8路良好匹配的斜坡信号，共需要 1,024(8×27=1,024)个电阻．如此大的电阻阵列会占用较大的芯片面积，同时要满足10位的精度要求，这在版图设计上非常困难．为了节省芯片面积同时减小电阻布局难度，8路 10位精度的斜坡发生器采用两级电阻梯级联的电路结构．8路斜坡信号的信号区间可直接通过电阻分压得到，在每一个数据区间内，进行 7位数据的转换．首先进行高3位数据的转换，然后进行低 4位数据的转换，这样只需要 192(8×(23+24)=192)个电阻，大大节省了芯片面积．而对于两级电阻阵列斜坡发生器，第2级电阻梯的有限阻值和连接两级电阻梯的开关的导通电阻都会影响斜坡信号的精度．为了减小第2级电阻梯对斜坡信号精度的影响，可以通过在两级电阻梯间增加缓冲器来解决；但对于 8路斜坡发生器而言，需要增加 16个缓冲器，这会严重增加电路的功耗和版图面积．为了节省功耗和面积，同时满足斜坡信号精度要求，需要合理设计第2级电阻梯中电阻的阻值和连接两级电阻梯的开关的导通电阻，使其对精度的影响小于 1/2 LSB(least significant bit，最低有效位)[8]．假设第1级电阻梯中单位电阻阻值为50 Ω，8个电阻串联，第2级电阻梯中的 16个电阻与第 1级电阻梯中50 Ω的单位电阻并联，若要求第 2级电阻梯的有限阻抗引入的误差小于0.5 LSB，则第2级电阻梯中单位电阻阻值R需满足

解出97RΩ≥．

留出裕度，选择R＝200 Ω，同时为了保证连接两级的开关元件引入的误差小于 0.5 LSB，开关的导通电阻需满足

为了满足开关管导通电阻的要求，需要设计较大尺寸的开关管，这需要占用较大的芯片面积；同时在高速开关控制信号的作用下，较大的开关管会引入严重的沟道电荷注入．为了解决这个问题，将第 2级电阻梯的电阻用工作在线性区的 MOS管来代替，连接两级电阻梯的开关用相同尺寸的 MOS开关来代替，即这里的 MOS开关同时起到了开关和分压电阻的作用．为了读出第 1级电阻梯中各个电阻的端电压，在第1级电阻梯的电阻端和缓冲器输入端之间增加一个MOS开关即可．使用MOS电阻充当第2级电阻梯的电阻好处在于可以将连接两级电阻梯的开关管尺寸做得很小，同时小尺寸 MOS管的导通电阻值较大，可以减小第2级电阻梯的有限阻抗对斜坡信号精度的影响．

图2中，MOS管T1和T16充当了两级电阻梯间连接的开关；同时和 MOS管T2～T15一起组成了电阻梯，对第1级电阻梯中每个单元电阻上的电压进行分压；MOS管 T1～T16尺寸相同．S0～S16为 MOS开关，它们连接在电阻和缓冲器之间，因为缓冲器输入端没有电流流过，因此 MOS开关的尺寸可以做得很小．开关a0～a16采用独热码编码方式，控制MOS开关的工作状态．

图2 采用MOS电阻的斜坡发生器Fig.2 Ramp generator with MOS-resistors

2.1.2 误差分析

所设计的ADC分两级进行模数转换，即先进行高 3位数据的转换，然后根据高 3位的转换结果，选择相应斜坡信号，再进行低 7位数据的转换．若在高位转换时，由于工艺偏差等因素的影响产生转换误差，将导致低位转换时斜坡信号的选择发生错误，进而造成转换结果的错误．为了解决这一问题，设计中将用于低位模数转换的8路斜坡信号互相交叠，交叠的部分作为纠错区间，通过与产生多路斜坡信号的同步计数器的输出值来判断高位转换时是否发生误差，若发生误差且误差发生在纠错区间内则可通过纠错电路来消除．交叠区间的选择需综合考虑电路中误差源和工艺因素对电路的影响，本设计中设计的纠错区间为±15.624 mV．基于上述讨论，所设计的用于ADC进行低位转换的 10位精度电阻阵列斜坡发生器电路结构如图3所示．

图3 10位精度的电阻阵列斜坡发生器Fig.3 10 bit resistor-array ramp generator

图3 中电阻阵列得到的8路斜坡信号，经8个缓冲器输出得到 8路互相交叠的斜坡信号，用于 ADC进行低位转换．其中缓冲器中的运放由高增益的折叠共源共栅放大器构成，而8个缓冲器中放大器的失调是互不相关的，放大器的失调会使斜坡信号发生偏移，进而对ADC的精度产生影响，因此必须对这8个放大器所引入的失调进行消除．

如图 4所示，Vramp1～Vramp8为 8路有效幅度为0.125,V、相互交叠 15.625,mV的理想斜坡信号，Vt1～Vt8分别为理想斜坡信号的中值点，V′ramp1为考虑输出缓冲器失调影响的斜坡信号．offset 消除电路的工作原理如下：将信号 Vt1接到 ADC的输入端，首先进行高位数据转换，根据高位转换结果，选择 ramp1作为低位转换时的斜坡信号，若不存在运放失调影响，理想情况低位转换后得到的 7位数字信号为1,000,000．若缓冲器中运放存在失调，则产生的斜坡信号将发生偏移，如图中斜坡 V′ramp1所示，那么经模数转换后的值相对于理想转换值会发生偏差，这个偏差量即为运放失调的影响．将这个偏差量存储到寄存器中，作为ADC校正信号．在ADC的输入模拟信号范围在区间 1～1.125,V时，实际的转换结果与这个偏移量进行简单的数学运算，即可消除缓冲器中运放失调对转换结果的影响．同理，依次在 ADC输入端输入信号Vt2～Vt8，对每一个缓冲器中运放的失调电压进行量化，并将量化值存储到相应的寄存器中，在ADC工作时，用这个量化值对转换结果进行修正．

图4 斜坡信号曲线Fig.4 Curves of ramp signals

2.2 比较器的设计

比较器的列宽由像素单元的宽度所限制，这也就限制了比较器中晶体管的尺寸．同时由于每列像素单元对应一个比较器，在满足精度要求的条件下，低功耗的电路设计尤为重要，这些因素都限制了比较器结构的选择[9]．笔者考虑选用级联的运放结构，级联结构的优点在于可以方便地通过调节运放的级数来调整增益．综合考虑比较器精度、面积和功耗等因素，选用了两级运放级联的比较器结构，如图 5所示．

图5 级联的比较器Fig.5 Cascade comparator

比较器的工作过程分为采样和比较两个阶段．在采样阶段，复位开关S2和S3闭合，运放复位，采样电容 CS1上极板、采样电容 CS2上下极板和输出端均被复位到参考电平 Vref，此时开关 S1闭合，S4断开，采样电容 CS1的上极板被充电至 Vin，复位结束后复位开关 S2、S3断开．采样阶段完成后，采样电容CS1上存储的电荷为

采样电容 CS2上下极板电平相等，CS2上存储的电荷为0．

在比较阶段，开关S1断开、S4闭合，斜坡信号加到采样电容CS1上极板，采样电容CS1上的电荷为

采样电容 CS2上存储的电荷为 0，由于电路中没有电荷泄放通路，因此采样电容 CS1上的电荷保持不变，由 Q1= Q2，得到

第1级比较器将Vx与参考电平Vref进行比较，当斜坡信号Vramp上升到与输入信号Vin相等时，第1级比较器的输出 Vy由高电平翻转至低电平；第 2级比较器将 Vz与参考电平 Vref进行比较，当 Vz由高电平翻转至低电平时，比较器的输出 Vout由低电平翻转至高电平，完成比较功能．

3 试验结果

利用信号发生器产生输入范围为 1～2,V、幅度为1, V、频率为1 kHz的输入信号，采集163,840个采样点，对 ADC进行动态测试．ADC时钟频率为40,MHz，ADC 的输出结果采用 Tektronix 公司逻辑分析仪TLA5201进行存储，通过Matlab软件得到分析结果．图6(a)为Matlab得到的ADC输出结果，图6(b)～(d)分别为 Matlab软件对 ADC输出结果进行的 FFT、INL及 DNL分析结果．电路采用Chartered 0.35,μm 工艺制造，图 7为 ADC的版图和显微镜下拍摄的芯片照片．

图6 Matlab分析结果Fig.6 Analysis results of Matlab

表1为ADC的测试结果．

表1 ADC测试结果Tab.1 Test results of ADC

图7 ADC版图和芯片照片Fig.7 Layout and chip photograph of ADC

4 结 语

笔者所设计的 ADC可用于 640×480阵列的CMOS图像传感器列并行处理系统．通过采用两级转换的方法，转换速度较单斜 ADC提高了近 8倍．与传统单斜ADC相比[1]，本设计主要是增加了斜坡发生器的数量，由于采用 MOS电阻斜坡发生器结构，电路的芯片面积没有增加，功耗略有增加，而斜坡发生器是图像传感器各列共用的，在大阵列图像传感器中，斜坡电路增加的功耗与阵列电路相比是很小的．本设计采用Chartered 0.35 μm工艺流片验证，在40 MHz时钟下，INL＜±0.5 LSB，DNL＜±0.5 LSB，SNR为58.364 7 dB，满足设计要求．

［1］ 张 娜，姚素英，徐江涛. 用于 CMOS图像传感器的列并行高精度 ADC[J]. 固体电子学研究与进展，2006，26(3)：349-353.Zhang Na，Yao Suying，Xu Jiangtao. Design of a high resolution column ADC for CMOS image sensor[J]．Research & Progress of Solid State Electronics，2006，26(3)：349-353(in Chinese).

［2］ Yukawa Akira. A CMOS 8-bit high-speed A/D converter IC[J]. IEEE Journal of Solid-State Circuits，1985，SC-20(3)：775-779.

［3］ Furuta Masanori，Kawahito Shoji，Inoue Toru，et al. A cyclic A/D converter with pixel noise and column-wise offset canceling for CMOS image sensors[C]// Proceedings of the 31st European Solid-State Circuits Conference. New York： IEEE Press，2005：411-414.

［4］ Kuo Chun-Hsicn，Kuo Tai-Haur. A cyclic A/D conversion technique with improved SFDR[C]// Proceedings of International Symposium on Integrated Circuits. New York： IEEE Press，2007：394-397.

［5］ Mahmoodi Alireza，Dileepan Joseph. Optimization of delta-sigma ADC for column-level data conversion in CMOS image sensors[C]// Proceeding of IEEE Instrumentation and Measurement Technology Conference．New York： IEEE Press，2007：1-6.

［6］ Furuta Masanori，Nishikawa Yukinari，Inoue Toru，et al.A high-speed，high-sensitivity digital CMOS image sensor with a global shutter and 12-bit column-parallel cyclic A/D converters[J]. IEEE Journal of Solid-State Circuits，2007，42(4)：766-774.

［7］ Ravindran A，Savia A，Leonard J. Digital error correction and calibration of gain non-linearities in a pipelined ADC[C]// Proceedings of International Symposium on Circuits and Systems. New York： IEEE Press，2004：I-1-I-4.

［8］ Snoeij M F，Theuwissen A J P，Makinwa K A A， et al.Multiple-ramp column-parallel ADC architectures for CMOS image sensors[J]. IEEE Journal of Solid-State Circuits，2007，42(12)：2968-2977.

［9］ Snoeij M F，Theuwissen A J P，Huijsing J H. A 1. 8 V 3.2/spl mu/W comparator for use in a CMOS imager column-level single-slope ADC[C]// Proceedings of IEEE International Symposium on Circuits and Systems. Kobe，Japan，2005：6162-6165.