K 波段紧凑型收发前端组件的设计

2023-03-15王毅

电子技术应用 2023年2期

王毅

（中国西南电子技术研究所，四川成都 610036）

0 引言

尽管光纤通信具有非常大的数据容量，但光纤的架设成本往往较高，尤其是在偏僻山区和临时场馆[1]。微波无线通信在较多的场景可以取代光纤通信进行大容量传输，具有架设方便、价格低廉的优势。射频收发前端作为微波无线通信系统的核心部件，随着系统的不断演进[2-3]，向着小型化、轻量化、低功耗、多功能、高可靠性和低成本等方向发展[4-7]。

近年来，有一些研究尝试采用二次变频超外差体制结合LTCC 或硅基三维集成技术来实现小型化设计[8-9]，但是存在成本和工艺的问题。本文综合考虑性能、工艺、成本等因素，采用微波多层板实现了一种紧凑型、低成本超薄平板K 波段收发前端。所有器件选用SMT 封装的表面贴装芯片，微波板选用廉价的罗杰斯硬基片。该收发前端采用频分复用（FDD）全双工的工作方式，最终要实现的指标为：接收通道噪声系数优于6 dB，能够接收-60 dBm～-20 dBm 的射频信号；发射通道能够输出平均功率为20 dBm 的射频信号。

1 收发前端架构设计

K 波段收发前端根据功能可划分为3 个部分：接收通道、发射通道和本振源。收发前端组件的左侧为接收通道电路，右侧则为发射通道电路。4 个本振源位于正中，被收发通道所环绕，简化了本振信号的走线设计。

1.1 接收通道

接收通道采用了二次变频超外差架构，组成框图如图1 所示。

图1 接收通道组成框图

为了抑制镜像频率，常采用镜像抑制滤波器或者镜像抑制下变频器。本文通过构造Hartley 架构的变频器来进行镜像抑制[10]，输入端省掉了一级镜像抑制滤波器，有效降低了接收机噪声系数。选用的IQ 下变频器为HMC904LC5，将K 波段射频输入信号下变频至2.9 GHz。HMC904LC5 内部集成了一级低噪放和二倍频器，其噪声系数小于3 dB，变频增益大于12 dB。通过90°电桥，USB 或LSB 的单边带信号被选中，另外一种会得到抑制。第一中频链路上放置了一级压控衰减器(VVA)，可根据输入信号大小进行适应性调整。第二中频输出端采用可变增益放大器(VGA)、耦合器、检波器构造了数字自动增益控制电路(AGC)，可使中频输出功率保持恒定。

1.2 发射通道

与接收通道类似，发射通道采用了二次上变频发射架构，相比直接变频架构，能更容易滤除无用信号和杂散，也利于增益的分配。发射通道组成框图如图2所示。

图2 发射通道组成框图

4 路I/Q 基带信号经过正交调制器后变频至3.4 GHz的中频信号，经过滤波放大后进行第二次上变频。在中频链路和射频链路上各放置了一级压控衰减器，通过调节衰减值，使射频信号获得较合适的输出功率电平和较好的信号质量。中频链路上的检波器将检波电压反馈至基带处理设备，可以实现I/Q 校准并抑制本振泄露。

1.3 本振源

4 个本振源均采用基本锁相环（PLL）进行设计，按照频率大小划分为2 类：S 频段本振和X 频段本振。每一类中2 个本振均采用相同的架构和电路设计，仅仅在锁相芯片的寄存器配置上有所差别。

2 电路设计及性能分析

2.1 关键无源电路设计

K 波段射频信号对外接口为WR-42 矩形波导，需要设计微带到波导的过渡电路。常见的过渡方式主要包括3 种，分别为波导-脊波导过渡、波导-鳍线过渡、波导-微带探针过渡。本文选择了具有结构简单、过渡性好、插入损耗小、频带宽特性的E 面探针过渡结构，其设计模型及实测结果如图3 所示。根据测试结果可知，在工作频带内，插入损耗小于1.6 dB，回波损耗大于15 dB，满足组件使用要求。

图3 微带-波导过渡设计模型及实测结果

发射通道为抑制第二次变频后的交调和本振泄露信号，在变频器后需要放置一级带通滤波器。采用七阶平行耦合线滤波器进行设计，其设计模型和实测结果如图4 所示。根据测试结果可知，1 dB 带宽约为2.4 GHz，回波损耗大于10 dB，带外抑制大于35 dB@20.2 GHz，满足组件使用要求。

图4 平行耦合线滤波器设计模型及测试结果

2.2 关键有源电路设计

2.2.1 K 波段放大模块

K 波段放大模块位于发射通道第二次变频之后，主要由压控衰减器、驱动放大器、功率放大器和检波器组成，组成框图如图5 所示。

图5 K 波段放大模块组成框图

混频之后的射频信号经过第一级放大器达到中等信号电平，然后经过驱动放大器，最后被送至末级功放。前两级放大器之间增加一级压控衰减器，一是可以防止三级放大器直接级联发生自激，二是可以调节发射输出功率。检波器采集的电压信号送至基带处理模块，可实时监测输出信号功率电平，适时调整压控衰减器，使发射通道稳定工作。

2.2.2 中频AGC 模块

由于接收通道接收的信号是变化的，而最后要求中频信号输出恒定为-10 dBm，因此需要设计一个AGC 电路来实现这个功能。设计了一种数字AGC 电路模块，主要由VVA 或VGA、检波器、反馈环路等组成，具体组成框图如图6 所示。工作原理为将被检测信号的功率与预定值功率进行比较产生误差电压，通过负反馈，利用该误差信号控制可变压控衰减器或可变增益放大器的增益，最终使被检测信号输出功率与预定值相等。

图6 中频AGC 模块组成框图

2.3 关键指标分析

2.3.1 接收噪声系数

由噪声系数级联公式可知，链路前几级器件的噪声特性决定了总的噪声系数。射频输入端除了必不可少的波导-微带过渡，第一级器件为集成了低噪放的IQ 下变频器，从而保证了接收链路具有较小的噪声系数。接收链路噪声系数级联仿真结果如图7 所示，由图可知，接收通道的噪声系数不大于4.7 dB，满足组件使用要求。

图7 接收通道仿真结果

2.3.2 接收输入功率

由图7 仿真结果可知，接收通道线性增益为52 dB，当输入信号为-60 dBm 时，输出功率为-8 dBm，接收通道工作于线性状态。当输入信号为-20 dBm 的大信号时，最容易饱和的为中频链路上的末级放大器。末级为中频AGC 模块，增益范围为-2.5 dB～42.5 dB，输出1 dB压缩点为8.4 dBm，经过推算到AGC 模块输入端的信号功率为-5 dBm，符合AGC 模块输入功率要求。

2.3.3 发射输出功率

发射链路级联增益仿真结果如图8 所示，线性增益为35 dB。当输入I/Q 信号平均功率为-12 dBm 时，推算出末级功放的输出功率为23 dBm，满足指标规定不小于20 dBm 的要求。

图8 发射通道仿真结果

2.4 电路结构设计

该收发前端组件需要在有限的面积内集成1 路接收通道、1 路发射通道、100 MHz 晶振、2 个S 本振源、2 个X本振源、电源及控制电路等。布局设计时，晶振及4 个本振模块处于电路的中间，接收通道和发射通道信号调理电路环绕本振模块进行放置。接收射频输入和发射射频输出位于顶部中间位置，接收中频输出和发射基带信号输入位于底部中间位置，接收和发射的电源控制部分采用插针引出，分别位于组件底部两端位置。

电路中不同信号的辐射隔离主要通过在盖板中挖腔实现。盖板上的金属条直接压紧在微波基片的地上，能有效防止信号间的串扰和对外辐射。