高压SiC基DSRD器件结构设计及脉冲电路优化

李金磊，刘静楠，张景文，刘鑫，马烁尘，侯洵

（1 西安交通大学电信学部电子科学与工程学院，陕西省信息光子技术重点实验室，电子物理与器件重点实验室，西安 710049）

（2 西安交通大学宽禁带半导体研究中心，西安 710049）

0 引言

超快高功率脉冲技术（Ultra-fast High-power Pulse Technology，UHPT）是将电磁能量在纳秒甚至亚纳秒时间内转换或释放给特定负载以形成超高功率脉冲的技术。当输入能量一定时，输出时间压缩的越短，所获的脉冲功率越高。它在生物医疗、食品处理、空气净化、材料改性、高功率微波、超宽频谱等领域有着非常广阔的应用。

漂移阶跃恢复二极管（Drift Step Recovery Diode，DSRD）是最近发展起来的一种基于半导体离化波理论［1］的新型高功率半导体开关器件。这种器件具有功率容量大（108～1 010 W）、开关速度快（亚纳秒级）、功率密度大、转换效率高、重复频率高等优点［2］，在相关器件中性能居于领先地位。而基于DSRD 开关研制的脉冲发生器，产生的脉冲波形可达到皮秒级，脉冲前沿可降至几百皮秒［3］，脉冲输出重复频率可提高至几兆赫兹，同时兼具输出功率高、寿命长、稳定性好等优点［4］。漂移阶跃恢复二极管作为新型半导体开关应用于超快高功率脉冲源技术中，能够加快其在新装备武器、工业、医疗等领域的发展。以往基于DSRD 的研究大多通过牺牲重频和开关速度来提高功率，但是这已经无法满足超快脉冲系统大功率、超高频的要求，因此必须寻求新的DSRD 器件结构和材料。SiC DSRD 的研究能够打破传统Si 基半导体器件的物理极限，有利于进一步提高全固态超高功率脉冲源在高温、高频、大功率领域的应用。

碳化硅材料具有比硅材料更大的禁带宽度和临界击穿电场、更高的饱和载流子速度和热导率，使得碳化硅DSRD 器件的性能大大优于硅DSRD。SiC DSRD 的研究能够打破传统Si 基半导体器件的物理极限，有利于进一步提高全固态超高功率脉冲源在高温、高频、大功率领域的应用。

1983年，俄罗斯GREKHOV I V 等根据离化波理论率先提出并成功研制Si DSRD 器件［5］。1993年，研究人员在Si 半导体二极管中发现超高电流密度的纳秒截断现象，并在此基础上制造大量半导体断路开关（Semiconductor Opening Switch，SOS），如阶跃恢复二极管（Step Recovery Diode，SRD）、漂移阶跃恢复二极管（Drift Step Recovery Diode，DSRD）、快速离化二极管（Fast Ionization Device，FID）、硅雪崩形成电路（Silicon Avalanche Shaper，SAS）等［6］。1997年，VAINSHTEIN S 等［7］通过小电阻负载实现亚纳秒100 A 的大电流脉冲，并探究dI/dt的影响因素。同年，EFANOV A F［8］等利用Si DSRD 堆叠的方式实现上升时间为0.8 ns、重频为1 kHz、功率为64 MW（80 kV、0.8 kA）的脉冲。2002年，KOZLOV V A 团队［6］成功研制出三种新型Si DSRD，其中DSRD 最大的功率密度为1 MW/cm2。2013年，LYUBLINSKY A G 等［9］基于Si DSRD 产生输出功率大于4.5 MW、重频3.5 kHz、上升时间小于4 ns 的脉冲，用此放电来产生臭氧净化空气。2016年，KESAR A S 等［10］研究基于外延Si DSRD 的静态、动态特性，实验获得约1.3 kA/cm2的高电流密度（32 片），最短上升时间为0.65 ns（5 片）和最高的峰值电压6.09 kV（上升时间2.2 ns）。研究发现DSRD 的反向电流不能过大或过小，且单片DSRD 的尺寸和堆叠个数对其所能承受的最大电压和脉冲上升时间有影响，可以通过减小前期正向泵浦电流的时间，使脉冲上升时间缩短。同年，SHARABANI Y 等［11］在Si基亚纳秒级高压开关二极管中验证了快电流阻断机制。研究表明反向恢复电流密度增加时，相应的二极管面积可减小，静态关断电容和脉冲上升时间下降，但是预脉冲的电压值增加（可以通过增加基区的掺杂浓度来抑制此现象）；并且实现了单片Si DSRD耐压230 V，上升时间0.3 ns，反向电流密度为1 250 A/cm2，功率密度为2.9×105W/cm2。2016年，IVANOV B V 团队［12］就4H-SiC 基DSRD 的电荷损失过程进行研究，发现在高掺杂情况下，杂质的不完全电离对SiC DSDR 性能的影响最大，它使电荷损失增加并且减缓了压降变化率。同年，该团队研制出高压亚纳秒SiC DSRD 器件［13］，基于此器件的脉冲电路在负载端可输出重频500 kHz、峰值电压为1 810 V 的稳定脉冲（连续模式）；在间断模式下，电路最高可在10 MHz 的重频模式下工作，且DSRD 正向泵浦时间较短的脉冲电路稳定性更好。2017年，IVANOV B 等［14］设计了一种低压4H-SiC DSRD，得到了峰值电压60 V、上升时间20 ps 的脉冲，脉冲峰值功率密度为0.6 MW/cm2。研究发现p+区的掺杂浓度和厚度对低压DSRD 性能的影响很大。2018年SMIRNOV A A 和SHEVCHENKO S A［15］对开关过程中正向泵浦持续时间与SiC DSRD 性能之间的关系进行研究，结果表明过长的正向注入时间将加快注入电荷的损失，最终导致开关时间延长。

国内对于DSRD 的研究起步较晚，主要集中在Si 基DSRD 器件结构、工艺及脉冲源电路设计上，而关于SiC 基DSRD 的研究寥寥。2007年，肖建平［16］模拟基于Si DSRD 脉冲发生器的典型电路并进行了实验研究。2009年，张玲等［17］详细分析了Si DSRD 的快恢复物理特性和高压窄脉冲产生原理，成功研制出脉冲幅值为1 kV、半脉宽小于10 ns、重频大于10 kHz 的脉冲源和外触发电路。同年刘忠山等［18］对p+-p-n-n+结构的Si DSRD 各部分掺杂浓度和厚度进行研究，利用热扩散形成浅的p+和深的p 结，短的n区和深的n+区的结构。2010年，梁勤金团队［19］提出全固态高频高压纳秒级脉冲源实现方法，该方法可实现输出功率100 kW、重频300 kHz、抖动低于50 ps，比传统Marx 电路设计法具有更高的输出功率和工作频率。2013年，周斌等［20］设计并验证了基于Si DSRD 的新型功率脉冲电路。2017年，王亚杰等［21］研制出基于Si DSRD 的亚纳秒级脉冲功率源，输出脉冲可实现2 kV 输出高压，脉冲前沿680 ps，200 kHz 下稳定工作。2017年，梁琳和王子越［22］利用外延技术，通过控制外延时H2的含量来提高Si 外延层的质量，解决了传统热扩散造成的掺杂不均的问题，提高了开关的使用寿命和速度。2018年8月，陈万军等［23］提出将DSRD 原有的均匀掺杂基区改造成超结结构，从而提高基区载流子在反向泵浦阶段的抽取速度，提高DSRD 的耐压能力。 同年，该团队［24］将SiC DSRD 均匀掺杂的n 型基区改造为阶梯式n 型掺杂基区，从而提高少子在漂移区的抽取速率，使其更快地被加速到饱和速度，降低了脉冲前沿所需时间。

俄罗斯、德国、日本等关于DSRD 器件的研究领先世界，其研制出的SiC DSRD 器件电压上升速率可达到2～3 V/ps，较Si DSRD 上升速度（0.8～1 V/ps）提高了不少，但仍未达到其理论估值。而国内基于Si DSRD 器件可实现几十kV 的高压脉冲，但是以SiC 为主体的DSRD 器件研究不多，这对国内超快脉冲的实现及应用极为不利。因此，需要加快SiC DSRD 器件的研发和应用，本课题正是以SiC 材料为基探究DSRD 器件的特性。

本文主要研究SiC 基漂移阶跃恢复二极管的器件特性及其关键制备工艺。利用TCAD 技术对SiC DSRD 器件结构进行设计，通过对不同结构的SiC DSRD 器件静态、动态特性的分析，筛选出符合技术指标的器件结构，并对其导通、击穿特性进行深入研究。根据SiC DSRD 器件的工作原理等效其器件模型，在此基础上对其工作电路参数进行优化，以在负载端获得符合要求的输出脉冲。

1 高压SiC DSRD 设计

DSRD 器件基于复杂的pn 结构设计来保证其发挥高压半导体开关性能［16］，不同器件结构参数都将严重影响开关的工作性能。利用该软件设计一种单片耐压超1 800 V、开关时间约500 ps 的高压SiC DSRD。

1.1 基区对器件击穿特性的影响

高压SiC DSRD 器件（如图1（a））以p+-p-n+结构为基础进行设计，对基区掺杂浓度（图1（b））、基区厚度（图1（c））和柱形器件尺寸（图1（d））三种影响SiC DSRD 器件击穿特性的因素进行仿真。结果表明，当基区掺杂浓度从1×1016cm-3降低至1×1015cm-3时，高压SiC DSRD 的击穿电压将翻倍增加；高压Si DSRD 击穿电压随基区厚度的增长幅度不大。对于高压SiC DSRD 而言，主要考虑基区掺杂浓度作为击穿电压主要设计参数。

1.2 基区对器件动态特性的影响

图2 为基区浓度（图2（a））和基区厚度（图2（b））对高压SiC DSRD 动态性能的影响。随着SiC DSRD 基区掺杂浓度的增加，负载输出脉冲的峰值不断降低，脉宽不断增加且波形逐渐恶化，脉冲前沿的上升时间在5×1015cm-3时达到最小值。随着SiC DSRD 基区厚度的增加，输出脉冲的峰值呈上升趋势，整个脉冲不断变窄，脉冲前沿的上升时间几乎没有明显差别，但随着基区厚度的增加，脉冲前沿的“基台”也有延长的趋势。“基台”的增加将使器件整体消耗的功率增加。

因此，为了使击穿电压超过1 800 V，选择基区浓度为5×1015cm-3、基区厚度为18 μm、柱形器件的半径为560 μm 作为高压SiC DSRD 的器件结构参数（如图3）。

1.3 高压SiC DSRD 器件仿真击穿测试

利用外接电阻法对高压SiC DSRD 器件的反向击穿特性进行分析（如图4。当高压SiC DSRD 的漏电流大于1 μA 时，其击穿电压约为1 910 V，此时器件内部场强在pn 结处达到最大（约2 MV/cm），与其理论临界场强相近。此器件结构可以作为亚纳秒高压脉冲功率源的设计基础，达到现有近2 kV 高压脉冲的击穿特性要求［20］。

2 DSRD 脉冲电路优化

2.1 器件等效模型搭建

实验利用Pspice 进行电路仿真，采用2 个串联的1N4007 二极管与寄生电容CS 并联，其整体再与寄生电感LS 和热阻RS 串联的方式等效高压DSRD，其等效模型如图5。

利用图5 所示的等效模型对高压SiC DSRD 的工作电路［2］进行仿真。仿真实验采用DSRD 脉冲源电路，如图6，其中V1、V2为直流电压源，V3为脉冲电压源，利用MOS 管102N21A 作为DSRD 正向泵浦电路的初级压缩开关，其开关速度可以达到ns 量级。

2.2 器件脉冲电路参数对负载脉冲的影响

为了负载端能够输出所期望的脉冲，需要对影响该脉冲源电路工作性能的元件参数进行优化设计。MOS 管的驱动信号V3对于负载输出脉冲有很大的影响，应该对MOS 管驱动信号的开启时间进行优化。

在工分的稀释化中，队干的补贴工也起到了重要作用。所以有学者[注]李屿洪：《人民公社时期农村的“特殊”工分——以河北省侯家营村为个案》，《中国农业大学学报(社会科学版)》2013年第1期。 认为，正是各级干部的补贴工过高，致使工分值被拉低，严重影响了社员的积极性，从而导致集体劳动效率的低下。

图7 为不同MOS 管开启时长对负载端输出脉冲电压峰值和上升时间的影响。随着MOS 管开启时长的增加，负载端输出脉冲的峰值电压不断增加直至平稳，其原因可能是50 ns 的开启时长已经使电感L2的储能达到最大值。随着MOS 管开启时长的增加，输出脉冲的上升时间呈先降后升的趋势，在35 ns 处达到最小。综上，MOS 管的驱动信号开启时长应在30～40 ns 范围，输出脉冲同时具有高的峰值电压和快的开关速度。

限压电容C1可以在MOS 管快速关断后产生过冲电压时对MOS 管起到保护作用，因此要对C1的电容值进行探究。

图8 为电容C1的容值对MOS 管和负载端输出脉冲的影响，随着C1电容值的增加，MOS 管两端的峰值电压不断下降，而且当C1取值为0.1 nF 时，负载端的输出脉冲获得最短的上升时间（＜500 ps），脉冲峰值电压为1 960 V。随着C1电容值的增大，负载端的脉冲峰值却逐渐减小，这是因为与MOS 管并联的C1过大，引起MOS 管处的总电容增大，增加了正向泵浦回路的时间常数，DSRD 将提前关断，从而使脉冲峰值降低。

图9 是直流电压源V1对负载端输出脉冲的影响，其中直流电压源V2为60 V 保持不变。随着V1、V2电压差的增大，输出脉冲的峰值由大变小，当V1为105 V 时可以同时保证输出脉冲峰值和脉冲上升时间达到需求。

通过对影响DSRD 新型脉冲源电路输出特性的元件参数优化，根据SiC DSRD 器件的工作原理等效其器件模型，在此基础上对其工作电路参数进行优化，以在负载端获得符合要求的输出脉冲。输出脉冲峰值功率为8.8 kW、开关时间500 ps 的高压（2.2 kV）脉冲（如图10），在开关时间性能方面有了很大提升。

3 结论

本文围绕SiC 漂移阶跃恢复二极管的结构设计及其工作电路设计，建立了相应的物理模型，仿真设计了单片耐压超1 800 V、开关时间约500 ps 的高压SiC DSRD。SiC DSRD 的基本结构为p+-p-n+，其基区浓度为5×1015cm-3、基区厚度为18 μm。通过外接电阻法仿真可知高压SiC DSRD 器件的击穿电压约为1 910 V。根据SiC DSRD 工作原理，考虑外接电路及热损耗，利用已有元件等效高压DSRD 器件并对其工作电路进行参数优化。在初级开关驱动时长30～40 ns、V1为105 V、V2为60 V、限压电容C1为0.1 nF 的条件下，负载端输出脉冲可实现峰值功率8.8 kW、开关时间约500 ps 的高压（2.2 kV）脉冲。