基于电压阈值忆阻器SPICE模型的加法器电路设计

黄丽莲，朱耿雷，项建弘，张春杰，李文亚

（哈尔滨工程大学信息与通信工程学院，哈尔滨 150001）

0 引言

忆阻器被认为是打破集成电路限制的潜在器件之一［1］，而忆阻器的生产成本很高，目前尚未商用，实验室制备更是难上加难，所以设计SPICE 忆阻器模型以供实验室实验研究显得尤为重要。加法器是组成计算机的基本元件［2］，基于忆阻器的加法器的设计具有实际的应用意义。1971 年，Chua［3］根据电路对称理论预测并证明了忆阻器的存在。2008 年，HP 实验室设计了一种由Pt／Ti／TiO2／Pt 组成的忆阻器物理模型并制备出了第1 种物理忆阻器器件［4］。忆阻器可应用于逻辑电路［5-7］、存储器［8］、神经网络［9-10］、混沌电路［11-12］等多个领域。现有的SPICE 忆阻器模型中往往只能匹配一种物理忆阻器器件，而且数学模型较复杂［13］。设计一个简单通用的SPICE 忆阻器模型对忆阻器基础实验和忆阻逻辑电路实验研究具有重大意义。

本文首先设计了一种参数可调且能够匹配两种忆阻器物理器件的忆阻器SPICE 模型，并对此忆阻器模型进行实验验证与比较讨论，同时给出了SPICE 等效模型与SPICE代码，方便在后续的实验中使用。然后介绍了基于电压阈值忆阻器SPICE 模型的多功能忆阻逻辑模块和MRL（忆阻器比例逻辑门）并将其应用在加法器中，设计了一种基于电压阈值忆阻器SPICE模型的加法器电路设计方法。最后对此加法器进行实验验证与性能分析。

1 电压阈值忆阻器SPICE模型设计

1.1 数学模型

本文设计模型的I-U关系由下式决定，状态变量x表示归一化的导电区宽带，其范围为［0，1］，即

式中：ΔR＝Roff-Ron，Roff和Ron分别是忆阻器的最大和最小忆阻值，对应的状态变量分别为x＝0，x＝1。

状态变量x的导数可以表示为两个独立函数的乘积，即

式中，η用来确定状态变量运动的方向。为了实现电压阈值行为，给出方程：

式中：uon和uoff分别表示忆阻器的正负阈值电压；kon、koff分别是对应的线性可调参数。考虑到实际的忆阻器器件存在不同的正负阈值以及不同的迁移速率，因此引入两种不同的阈值与线性参数。从式（3）可以看出，只有当输入电压满足阈值条件时，忆阻器的状态才会发生改变，即可描述为带有可编程电压阈值的忆阻器。

为了描述忆阻器的非线性漂移行为，设计了一个漂移速度自适应方程

式中：a1，a2，b1，b2为可调参数，根据现有的忆阻器表征数据，状态变量在两个方向上的运动速率是不同的，因此引入η来定义状态变量运动的方向，这里η ＝1。假设a1＝a2＝a，b1＝b2＝b，那么f（x，u（t））的基本示意图如图1 所示。图中两组漂移速度曲线分别用来描述Ron→Roff和Roff→Ron的变化过程，它们的函数取值范围均为ab～0。此外，通过调整参数得到不同的参数组合（a，b），可以得到不同的非线性漂移速度曲线。

图1 漂移速率f（x，u（t））的控制原理图

参数a和b对漂移速度曲线的调控起到了不同的作用。其中参数a是线性参数，可以对曲线进行向上或向下尺度缩放，进行小范围的校正；参数b是指数型参数，可以通过调整取值大小来决定曲线的形状。

1.2 SPICE等效模型及SPICE代码

上述数学模型对应的SPICE 等效模型如图2 所示。其中图2（a）描述了器件的I-U关系；图2（b）用于计算器件的状态变量的值。图3 给出了LTspice 中使用本文设计的SPICE 忆阻模型进行仿真实验的代码。

图2 SPICE等效电路模型

图3 LTspice中使用的代码

1.3 实验分析与验证

忆阻器建模是为了描述物理忆阻器设备与拟合匹配多种物理忆阻器件，因此实验验证与分析是检验一个电压阈值忆阻器模型的关键步骤。本节给出了通过调整模型参数拟合匹配不同的物理忆阻器件I-U行为的仿真结果，相应的拟合参数如表1 所示。

表1 忆阻器实验拟合参数设置

基于TiO2［2］和RRAM［14］的忆阻器器件数据，对实验结果进行分析。I-U特性曲线中的输入是连续变化的曲线，同时测试不同电压下的电流值得到对应的I-U特性曲线。第1组忆阻数据拟合实验结果如图4所示，图4（b）中的红点为目标数据点。输入是正弦电压，得到对应的I-U特性曲线，与TiO2的忆阻器器件数据相比平均误差为3.58%。从图4 中可以看出，本文设计模型可以模拟HP忆阻器模型的I-U行为，并且平均误差率较低。图5 为对阻变存储器（Resistance Random Access Memory，RRAM）的数据拟合实验结果，图5（b）中的红点为目标数据点。输入为正弦电压，实验结果以3.26%的平均误差再现了RRAM的I-U曲线特性，并体现出了RRAM 的开关特效。本文设计的电压阈值忆阻器模型不仅能够匹配两种物理忆阻器设备，还能应用在逻辑电路中。

图4 输入电压为sin 2πft时拟合TiO2 忆阻器数据的实验结果

图5 输入电压为sin 2πft时拟合RRAM忆阻器数据的实验结果

1.4 比较讨论

将本文设计的忆阻器模型与现有的部分忆阻器模型进行比较，结果如表2 所示。由表2 分析可知，本文设计的电压阈值忆阻器模型具有电压阈值特性和明确的I-U关系，可应用于逻辑电路与神经网络突触实验。复杂度较低容易理解，有助于对忆阻器的理解与研究。总体来说是一个功能完整的忆阻器。

表2 本文设计的模型与现有部分忆阻模型的比较

2 电压阈值电忆阻器的加法器电路设计

2.1 基本原理

Kowsalya等［17］设计了一种低功率的并行前缀加法器，该技术提高了二进制加法器的运算速度，降低了功率和晶体管的数量。在两个操作模块的每一个点位i上，两个输入信号Ai和Bi被加在相应的进位信号上产生和输出Sumi：

进位产生函数和进位传播函数表达式：

加法器模块进位信号的计算方法：

Kvatinsky等［18］设计的MRL逻辑门能够形成完备的布尔逻辑族，在LTspice 平台中搭建的MRL 逻辑门如图6 所示。图中：忆阻器符号中Up和Un分别代表正负端口；U1和U2为输入；UCC代表逻辑“1”；GND代表逻辑“0”。“或”和“与”逻辑门对相同的输入做出类似的反应（2 个输入都是逻辑“1”或逻辑“0”）。在逻辑与门中，负极连接VCC，电流从正极流出，忆阻器状态的动态变化如图6（d）所示。假设Roff≥Ron，则逻辑与门的输出由下式分压决定：

在逻辑或门中，正极连接UCC，电流从正极流入，忆阻器状态的动态变化如图6（e）所示。同样，逻辑或门的输出也由分压决定，

图6 忆阻器符号及MRL 门原理图

构建MRL逻辑门的关键是忆阻器具有阈值特性与忆阻值的开关特性，前文设计的电压阈值忆阻器模型具备这些特性可用于构建MRL逻辑门。

Yang［19］设计了一种高性能忆阻忆阻多功能逻辑模块（MMLA）。该模块可以在一个周期内实现与、或、异或的逻辑功能。利用电压阈值忆阻器SPICE 模型在LTspice平台中构建多功能逻辑模块，如图7 所示，其中图7（b）为实验结果。

图7 忆阻多功能模块与实验结果

2.2 基于电压阈值SPICE忆阻器模型的4 bits 加法器电路

根据并行前缀加法器算法，在LTspice 平台利用上述构建的MRL逻辑门和多功能逻辑模块多功能逻辑模块搭建了一个4 bits加法器如图8 所示。多功能逻辑模块可以在单个时钟周期内产生Gi和Pi信号，进而少延迟时间，提高逻辑运算效率。

图8 基于电压阈值SPICE忆阻器模型的4 bits加法器电路图

3 实验验证与性能分析

3.1 实验验证

在LTspice平台上对基于忆阻器的加法器进行实验验证，电路中的参数设为表1 中拟合RRAM采用的参数。实验结果如图9 所示，其中c0是最低位的进位；c4是输出的最高位的进位；U（s0，s1，s2，s3）是输出的电压波形。为了简化仿真过程，将b3～b0和a3～a0设置为相同的电压波形。仿真结果表明，该并行前缀加法器的进位输出与和输出的波形均与预期一致。

图9 基于电压阈值SPICE忆阻器模型的4 bits加法器电路实验结果

3.2 性能分析

基于IMPLY（实质蕴含逻辑）的逻辑电路［7］以忆阻值作为状态变量来表示输入和输出，其中高忆阻值和低忆阻值分别表示状态“0”和“1”，操作的最终结果被存储在忆阻器中，该电路需要一个额外的读写电路和初始化电路，以确保逻辑操作的正确性。额外的初始化和读写电路通常由忆阻器和CMOS等电路元件组成，这将使得逻辑电路占用更大的芯片面积并且消耗更多的功率。

本文设计的加法器电路以电压电平作为逻辑变量，它与传统CMOS技术兼容，不需要额外的读写初始化电路。此外，采用了忆阻多功能逻辑模块，大大减少了使用的器件数量，提高了器件的利用率，简化了电路设计的复杂性，降低了电路的功耗。设计的电压加法器电路与几种加法器电路的对比如表3 所示。

表3 本文设计的加法器与其他方法构成加法器电路的比较

本文设计的加法器与传统CMOS加法器性能的对较如表4 所示。表中功率指的是静态和动态功率的平均值（μW）。从表4 可以看出，本文设计的加法器在功耗和延迟性能方面都优于传统CMOS工艺，功耗降低了87.1%。

表4 本文设计的加法器电路与传统CMOS加法器性能比较

4 结语

设计了一种电压的阈值忆阻器SPICE 模型并应用在逻辑电路中，该忆阻器模型功能完整，能够运用在神经网络与存储器中。介绍了MRL 逻辑门和多功能逻辑模块，然后设计一种基于电压阈值忆阻器模型的加法器，并对其进行实验验证与性能分析。实验结果与性能分析表明，设计的电压加法器电路能够实现正确的逻辑功能，且较传统的基于CMOS 的加法器能够减少87.1%的功率。