一款55.5～63.1 GHz基片集成波导带通滤波器设计

吕金杰，周明珠，王禁城，董洪成，苏国东,2，刘 军

(1.杭州电子科技大学浙江省大规模集成电路设计重点实验室，浙江 杭州 310018;2.毫米波国家重点实验室，江苏 南京 210096)

0 引 言

微波具有频率高、频带宽、信息量大等特点，广泛应用于通信业务。微波收发系统中，射频收发机是核心电路，其中带通滤波器发挥了不可替代的作用，主要用于选择信道、抑制杂散、衰减干扰等。1995年，首次提出基片集成波导(Substrate Integrated Waveguide，SIW)后，经过近二十年的发展，已演变出众多新颖的滤波器结构。近年来，国内外诸多学者针对高选择性、低损耗、低成本、高集成度的SIW结构毫米波频段带通滤波器展开深入研究。Wu等[1]研制了一款“extended doublet”的互补开口谐振环(Complimentary Split Resonant Ring, CSRR)的SIW带通滤波器，中心频率为5.0 GHz时，实现了具有2个传输零点的带通滤波器(Bandpass Filter，BPF)，3dB带宽为0.25 GHz，带内最大回波损耗(Return Loss，RL)为-8 dB，插入损耗(Insertion Loss，IL)为-1.3 dB。Adhikari等[2]使用廉价的印刷电路板，设计了一款K波段非接触式调谐器的SIW滤波器，通带内插入损耗为-3.4～-3.2 dB。Di等[3]利用CSRR带阻特性和微带短截线制作了一款中心频率可调谐的K/Ku波段半模基片集成波导(Half-Mode Corrugated Substrate Integrated Waveguide，HMCSIW)带通滤波器，通带插入损耗小于-3.4 dB，回波损耗小于-10 dB。Wang等[4]介绍了一种基于SIW的新型小型化毫米波带通滤波器的设计方法，设计的带通滤波器与阶梯式阻抗槽谐振器相结合，可以独立控制滤波器的中心频率，覆盖27.0～31.0 GHz频域，最大插入损耗约为-2.3 dB，回波损耗在通带中小于-17 dB。目前，基于SIW结构的毫米波带通滤波器的研究多聚焦于低插入损耗、小型化和易于实现系统集成等方面。集成无源器件(Integrated Passive Device，IPD)具有工艺易集成等特点，本文在切比雪夫多项式低通滤波器原型基础上，利用低损耗SIW高通结构和高集成CSRR带阻特性，通过比例变化和平移归一化等频率响应转化，设计了一款工作频率在55.5～63.1 GHz带通滤波器，获得较好的矩形系数和带外抑制效果。

1 滤波器设计理论

通信系统中，滤波器用于有用信号的传输和特定信号的衰减。较为常用的滤波器有3种，分别为巴特沃斯滤波器、切比雪夫滤波器和椭圆函数滤波器[5]，其特点如表1所示。

表1 3种滤波器对比

综合分析表1中各滤波器性能的优劣后，本文在切比雪夫滤波器原型的基础上，设计了一款工作频率55.5～63.1 GHz的SIW带通滤波器。

切比雪夫滤波器的插入损耗为：

(1)

(2)

式中，Ω为归一化频率，Ωc为截止频率，N为滤波器阶数，ε为波纹因子。

(3)

(4)

式中，Ωs为阻带边频，Lr为Ω=1处的波纹值，Ls为阻带边频Ωs上的最小衰减。

本文设计的带通滤波器的指标为：滤波器中心频率59.17 GHz，通带宽度7.6 GHz，滤波器阶数为4阶，回波损耗(Return Loss，RL)小于-20.0 dB，插入损耗小于3.0 dB，采用式(1)—式(4)计算得到低通滤波器波纹系数ε约为0.043，Ωs约为65.0 GHz，N取最小整数为4，并经过阻抗变换和频率变换，得到带通滤波器的设计参数。通过仿真实验，得到带通滤波器插入损耗和回波损耗随频率变化曲线如图1所示。

图1 带通滤波器插入损耗和回波损耗随频率变化情况

从图1可以看出，中心频率为60.0 GHz时，S21约为-3.0 dB；在带外88.0 GHz左右有1个传输零点，所以仿真结果与理论计算结果一致，说明式(1)—式(4)适用本文提出的滤波器分析及辅助设计。

2 带通滤波器电路结构设计方案

2.1 SIW高通结构

典型的SIW结构示意图如图2所示，由顶层金属、底层金属、介质层以及2排通孔构成。电磁波被限制在上下2层金属和2排通孔之间进行传输，从而形成类似矩形波导电磁特性的SIW结构[6-7]。

图2 SIW结构示意图

为了防止电磁波发生泄漏，通孔半径R、2排通孔间的间距a和相邻过孔间距P需要满足如下条件[7]：

R<0.1λg

(5)

(6)

(7)

当满足式(5)—式(7)条件时，金属化通孔间的辐射足够小，此时SIW可以等效为矩形波导进行分析，其截止频率为：

(8)

式中，c为光在真空传输的速度，εr为介质相对介电常数。

本文设计的带通滤波器的金属柱半径为25 μm，相邻金属柱中心距离为100 μm，通过式(7)和式(8)计算得到SIW等效于矩形波导的宽度为1 200 μm，截止频率为69.8 GHz。根据SIW结构高通滤波器的结构参数，仿真得到SIW结构高通滤波器的插入损耗和回波损耗随频率变化曲线如图3所示。

图3 SIW结构高通滤波器的插入损耗和回波损耗随频率变化情况

从图3可以看出，SIW结构高通滤波器截止频率在约70.0 GHz处，与计算得到的截止频率69.8 GHz接近，说明理论分析是合理可行的。

2.2 CSRR带阻结构设计

CSRR具有良好的带阻特性，可以在带外产生传输零点，获得较好的带外抑制效果和矩形系数。在基片集成波导表面刻蚀CSRR环，构成缺陷环状谐振器，相当于在滤波器输入和输出端之间引入了类似于电容性质的元件，使得CSRR环在SIW结构截止频率以下产生通带，SIW结构截止频率下移[7]。CSRR结构如图4(a)所示，外围正方形表示金属导体面，中间2个部分环表示开槽结构。CSRR结构的环宽度为S1，2个环的间距为S2，环开口间距为e，外环的外半径为r1，内环的外半径为r0。根据法拉第电磁感应定律可知，谐振环中能产生感应电流[8-9]。谐振环的2个金属环之间形成电容，环的金属部分形成电感，从而构成LC谐振回路，在该谐振回路的谐振频率处，电路发生谐振。CSRR结构的等效电路如图4(b)所示，可以等效为电容Cc和电感L0的串联电路[10]，CSRR结构的谐振频率如下：

图4 CSRR结构示意图和等效电路

(9)

等效电路的电容和电感与CSRR的结构参数S1，S2，e，r1，r0都有关系，不同参数下，CSRR结构的插入损耗和回波损耗随频率变化曲线如图5所示。

图5 不同参数下，CSRR结构的回波损耗和插入损耗随频率变化情况

从图5(a)和(b)可以看出，带宽和截止频率随内外半径r0和r1的增大而减小，内外半径r0和r1可以调节带通滤波器的带宽和截止频率；从图5(c)和(d)可以看出，环的宽度S1、环的间距S2和环开口间距e可以调节传输零点，随着S1，S2和e的增大，传输零点向高频移动，减弱了带外抑制。再由式(9)可知，谐振频率由等效电容和等效电感共同决定，随着等效电容的减小和等效电感的增加，谐振频率向低频移动，反之亦然。内外半径r0和r1可以改变等效电感的大小；开口间距e可以改变等效电容的大小。通过调节CSRR结构的不同参数，可以改变零点的位置使其具有更好的带外抑制效果。本文选取CSRR结构参数为：S1=40 μm，S2=40 μm，r1=180 μm，r0=100 μm，e=80 μm。

3 带通滤波器加工与测试

基于IPD工艺，本文采用互补开口谐振环CSRR结构研制了一款结构紧凑SIW带通滤波器。加工后的带通滤波器电路照片如图6(a)所示，滤波器的面积为3.4 mm×1.4 mm，2组CSRR的间距为1 mm，通过测试和仿真得到回波损耗和插入损耗随频率变化曲线如图6(b)所示。

图6 滤波器电路照片和测试结果

从图6(b)可以看出，测试和仿真结果基本吻合。相对仿真数据而言，测试数据的插入损耗在工作频带内约增加0.3 dB，且工作带宽略微变窄；此外，频率大于75.0 GHz时，两者的插入损耗偏差较大，因为在加工时，未能准确考虑表面粗糙度对电磁仿真，加工工艺也存在一定的误差。

选取目前文献报道中具有优秀性能的SIW带通滤波器，进行性能比较，结果如表2所示。

表2 不同带通滤波器性能对比

从表2可以看出，从滤波器插入损耗方面看，本文设计优于文献[11,12,14]，从滤波器面积方面看，本文设计优于文献[13,15,16]，综合分析，本文设计的SIW带通滤波器具有一定的优势。

4 结束语

基于IPD工艺，结合SIW结构的高通特性和CSRR结构的带阻特性，本文设计了一款55.5～63.1 GHz的SIW带通滤波器。在高频带外实现了传输零点，获得较好的带外抑制效果和矩形系数，为设计更高频段和性能的SIW带通滤波器提供参考。后续将继续研究基于SIW带通滤波器的性能改善，在满足设计频段要求的同时，确保获得更低的插损、更好的矩形系数。