数字式高精度智能电流传感器设计

2022-07-02李立伟刘含筱

仪表技术与传感器 2022年5期

王越，李立伟,2，刘含筱

(1.青岛大学电气工程学院，山东青岛 266071；2.青岛大学威海创新研究院，山东威海 264200；3.山东大学控制科学与工程学院，山东济南 250061)

0 引言

电流传感器是电力系统中重要的测量和保护设备，其精度和稳定性直接决定电力系统二次侧设备的性能。目前电力系统中的电流传感器主要分为传统电磁式互感器和电子式互感器两种，其中电子式互感器又主要分为罗氏线圈互感器和光纤电流互感器。电子式互感器有体积小、质量轻、频带宽、测量范围大、无饱和等优点，但光纤电流传感器存在受温度影响大的问题，在运行条件恶劣的电力系统现场存在测量精度不稳定的缺点；而罗氏线圈存在感应信号微弱、受电磁影响大的问题，一般只用于特大电流场合[1-4]。

传统电磁式电流互感器仍为目前电力系统中应用最广的电流传感器，其二次侧输出为电流模拟量信号，直接接入二次侧设备，通常在二次侧设备中设置采样电阻将电流信号转换为电压信号从而进行AD采样。以上特性限制了电磁式互感器与二次侧设备必须为一一对应的关系，增大了传感器与二次设备间的耦合性；且当互感器与二次侧设备距离较远时，往往无法避免模拟量信道受干扰导致的精度超差；同时，电磁式互感器的线性度差的问题也使得其在全电流范围内难以保证精度。

为解决以上问题，本文在传统电磁式电流互感器的基础上设计了一种数字式高精度智能电流传感器，降低了传感器与二次设备间的耦合性，实现了单一传感器数据的共享性，同时基于最小二乘法的数字校准方式解决了电磁式互感器线性度差的问题。

1 整体系统设计

数字式高精度智能电流传感器主要由微处理器、传统电磁式电流互感器、采样单元、光纤同步单元、光纤通讯单元组成。其中，微处理器选择基于ARM Cortex-M4核的STM32F407VET6芯片，主频最高168 MHz，内置MAC层外设便于实现以太网通讯，内置DSP指令集和FPU(float point unit，浮点运算单元)便于进行实时采样点校准。微处理器主要完成AD采样值接收、采样信号处理、同步信号接收处理、协议组包、光纤网络发送等任务；采样单元将电流互感器的二次侧电流信号转换为电压信号，并进行AD转换送入微处理器；光纤同步单元接收光纤IRIG-B码并解析出秒脉冲信号以实现同步采样，应用于计量时起到三相电压电流同步采样的功能；光纤通讯单元将微处理器组包好的采样点以光纤以太网的方式发送出去，供二次侧设备使用。整体框图如图1所示。

2 硬件电路设计

2.1 采样单元

采样单元由信号转换电路和AD芯片组成，如图2所示。信号转换电路将互感器输出的电流信号转换为电压信号，为了提高互感器的负载能力和动态范围，使用运放对电流信号进行转换，互感器二次侧工作在零负载状态，运放输出电压满足式(1)：

图2 采样单元电路图

Uout=-Iin·R

(1)

式中：Iin为电磁式互感器的输出电流；R为运放的反馈电阻。

AD芯片选择ADS131A02模数转换芯片，具有24位模数转换器，采样率最大支持128 kSPS，通过配置M0引脚为高电平使芯片处于异步中断模式，通过SPI与单片机连接，DRDY数据就绪引脚连接至单片机的外部中断，通过下降沿通知单片机转换完成。

2.2 光纤同步单元

光纤同步单元通过光纤接收口接收来自同步装置发出的IRIG-B同步码并进行解码，解码后，同步单元输出高电平持续20 ms的秒脉冲到单片机的外部中断，其上升沿与IRIG-B码的秒基准码元的上升沿对齐。考虑秒脉冲解码过程对电平响应速度要求较为严格，使用CPLD对IRIG-B码进行解码，选择MAX V系列芯片5M570ZT100C4，使用外部50 MHz有源晶振，解码输出秒脉冲的上升沿与IRIG-B码的秒基准上升沿时间误差不超过20 ns。同时，CPLD输出同步完成电平SYN_CPL告知单片机同步状态。电路图如图3所示，AFBR-2418为光纤接收器，将光纤信号转换为TTL电信号，其中RX为光纤接收端子。

图3 光纤同步单元电路图

2.3 光纤通信单元

STM32F407VET6内部已经集成了MAC层外设，要实现光纤以太网通讯，需要通过RMII接口外接以太网PHY芯片，以太网PHY芯片再外接光纤收发模块。选择IP101G作为以太网PHY芯片，支持RMII接口，支持100Base-Fx光纤收发[5]。选择AFBR-5803作为光纤信号收发模块，通过阻抗匹配网络与IP101G连接。其中，RX、TX分别为光纤接收端子和发送端子。光纤通信单元电路连接图如图4所示。

图4 光纤通信单元电路连接图

3 软件设计

3.1 校准算法设计

当按图2设计采样单元时，单次采样数字量与一次侧电流瞬时值之间存在如下关系：

(2)

式中：I1为一次侧电流瞬时值；Vref为AD芯片基准电压；Code为单次采样值数字量；R为采样电路中的反馈电阻；k1为固有校准系数，对实际电路中基准电压、反馈电阻、采样回路存在的固有误差进行修正，对既定的硬件电路来说，k1为定值；Nr为互感器的实际变比，与额定变比N之间存在如下关系：

Nr=ks·N

(3)

式中ks为线性度校准系数。

由于电磁式互感器在全电流范围内存在线性度差的问题，使得实际变比Nr随一次侧电流大小改变而改变，体现在式(3)中即ks要随一次侧电流改变而改变。在全电流范围内互感器线性度的变化因互感器个体不同而不同，难以建立合适的数学模型，故本设计使用最小二乘法确定线性度校准系数[6]。

由于k1在既定电路下为定值，故可将k1和ks合并为修正系数k。在测得的一次侧电流有效值集下，测得对应的k集，当采样率为S时，一周波采样点数P为S/50，采集一周波的数据进行有效值Irms的计算，Irms按式(4)计算：

(4)

给定函数k=f(Irms；α1，α2，…，αN)，按式(5)确定未知参数集{αi,i=1,2,…,N}：

(5)

式中：i=1,2,…,N；ri为一次侧电流有效值集中第i个点在函数f(Irms;α1,α2,…,αN)上的映射与修正系数k集中第i个点ki的差；min代表目标条件为使ri的平方和最小。确定未知参数集后，一次侧电流瞬时值最终表达式如式(6)所示，必要时f(Irms)可以为分段函数。

(6)

3.2 同步单元软件设计

在QuartusII环境下基于Verilog语言编写CPLD程序。IRIG-B码将1 s划分为100个码元，每个码元占时10 ms，其中高电平占时为8 ms、5 ms、2 ms分别为P码元、逻辑1码元、逻辑0码元[7-8]。根据上升沿、下降沿进行高低电平计数，从而判断IRIG-B的码元类型。之后将码元类型送入解码状态机，根据码元序列进行解码，监测到序列紊乱时重置状态机，大大提高了解码的鲁棒性。解码成功后，在IRIG-B码的秒时基码元的上升沿同步输出PPS信号到单片机，同时置同步完成信号SYN_CPL为高电平。如果未解码到IRIG-B码，CPLD将按自身50 MHz的时钟输出守时PPS秒脉冲,置SYN_CPL为低电平。

3.3 系统软件设计

单片机复位后，首先进行采样单元、同步单元、通信单元的初始化，初始化成功后进入采样输出状态。其中，配置AD芯片的采样率为4 kSPS，一周波采样80个点。在AD芯片的转换完成下降沿中断中读取AD转换数据，并按式(6)进行采样点校准。之后将采样点按IEC61850-9-2以太网协议进行组包并发送，协议中需要填充采样点序列数和同步标志。每采集一个采样点，采样点序列加1，在PPS上升沿中断中清零采样点序列。同时，当单片机监测到SYN_CPL为高时，置位协议中的同步标志。系统流程图如图5所示。

图5 系统软件流程图

4 实验验证

4.1 实验环境搭建

搭建测试环境如图6所示。电磁式互感器使用0.2 S级20 A/5 mA的开合式互感器；使用光纤转电缆以太网模块将设备通过光纤发送出的数据转换为RJ45电信号接口发送到电脑；使用时钟同步模块输出光纤IRIG-B码；一次侧电流源使用TH-0305交直流检定装置，交流电流最大输出30 A，精度达到0.05%，满足测试要求。