低频分量导致并联高抗匝间保护误动机理分析

王超，陈禹志，徐攀峰，罗来龙，文方，覃文继

（国网西藏电力有限公司，拉萨 850000）

0 引言

高压并联电抗器（以下简称高抗）是一种带铁心的大容量电感线圈，在结构上类似变压器一次侧，其广泛应用于超（特）高压远距离输电线路上，主要作用是抵消线路电容效应和抑制工频过电压，改善沿线电压分布和无功功率分布，限制潜供电流以提高单相重合闸成功率等[1-6]。目前我国高抗普遍采用通过隔离开关与线路并连的接线方式配置于线路一端或两端，因此高抗与输电线路可视为一体，隔离高抗故障需要联跳相应线路两侧断路器[7-10]。

高抗多采用分相式结构，发生相间故障概率低，主要故障类型是单相接地和匝间短路故障。发生匝间短路时，短路的线圈匝将流过远大于原高抗负载电流的感应电流，且由于短路的线圈匝的实际绕向发生改变，该感应电流与高抗负荷电流方向相反，因此匝间短路将造成高抗磁场畸变、性能下降，引起短路线圈匝及其邻近线圈匝温度升高，加速高抗绝缘老化，严重情况下可能导致匝间短路范围的快速扩大甚至烧毁高抗。

作为高抗主保护的纵联比率差动保护能可靠识别单相接地故障，类似于大型变压器的分侧差动保护，灵敏度高；但匝间短路时故障电流为穿越性电流，无法被差动保护检测，因此高压并联电抗器保护均配置了高灵敏度的快速匝间保护功能，作为电抗器的主保护。目前国内外电抗器匝间保护主要判据包括零序阻抗元件（含比相和比幅两种）、分相阻抗元件、首/末端零序过流元件等，其中为了改善系统阻抗低引起的电抗器内部故障时保护监测零序电压低的问题，零序阻抗元件采用了基于电抗器部分阻抗的补偿算法[11-12]。这些判据基本抓住了电抗器匝间短路的故障特征，但工程应用中屡屡有匝间保护误动现象发生[3-5]，引起相关从业者及科研人员的广泛关注。

本文基于一起高压并联电抗器匝间保护误动案例，全面剖析了匝间保护动作逻辑作用机理，深入阐释了线路单相跳闸后高抗首端分相阻抗和零序阻抗量测值的变化规律，并在此基础上提出高抗匝间保护优化方案，以期对工程应用及相关从业人员提供有益参考。

1 案例简述

某500 kV 线路L 单侧配置高压并联电抗器，高压并联电抗器采用分相结构，中性点有小电抗，主接线见图1。图1 中500 kV 系统采用一个半断路器接线方式，线路M 侧经5051 和5052 断路器接入系统，线路N 侧经5011 和5012 断路器接入系统，图1 中简化为两侧各一个断路器，不影响故障特性分析。图1 中，EMA、EMB、EMC分别为M 侧系统电源三相电势，ENA、ENB、ENC分别为N 侧系统电源三相电势，BMA、BMB、BMC分别为线路M 侧三相断路器，BNA、BNB、BNC分别为为线路N 侧三相断路器，LPA、LPB、LPC分别为电抗器三相主电抗，LN为电抗器中性点小电抗。线路L 的M 侧共配置型号分别为PCS-931A（A套）和CSC-103（B 套）的两套线路保护及型号分别为SGR-751（A 套）和WKB-801A-G（B 套）的两套高抗保护；线路N 侧共配置型号分别为PCS-931AG（B 套）和CSC-103（B 套）的两套线路保护；线路M 侧5051 和5052 断路器及N 侧5011 和5012 断路器各配置一套型号为WDLK-862A-G 的断路器保护装置。

图1 系统简化示意图Fig.1 Simplified schematic diagram of system

2020 年某日，线路L 发生A 相接地故障，现场检查线路两侧保护动作行为按时序见表1。基于表1，可梳理故障过程如下：线路L 靠N 侧发生A 相瞬时性接地故障，两侧4 套线路保护均正确动作出口跳开A 相断路器；在线路A 相两侧断路器跳开期间，M 侧SGR-751 高抗匝间保护单套动作，跳开线路M 侧三相断路器，闭锁M 侧PCS-931A 线路保护重合闸，并发信联跳N 侧三相断路器；N 侧PCS-931A-G 线路保护收信后远方跳闸启动，但此时N 侧A 相断路器处于断开状态，三相没有故障电气特征，N 侧PCS-931A-G 线路保护远方跳闸因就地判据不满足而未动作；M 侧CSC-103 线路保护检测到M 侧三相断路器跳开后，闭锁重合闸；N 侧断路器保护重合闸经整定延时后动作，合上A 相断路器；故障切除后的状态是线路M 侧断路器断开，N侧断路器闭合。

表1 线路L故障后两侧保护动作行为Table 1 Protection action of both sides of line L after fault

现场检查高抗本身未发生故障，且SGR-751 高抗保护动作时线路两侧断路器已断开，可判定SGR-751 高抗匝间保护为误动作。整个故障过程中，两侧线路保护、断路器保护正确动作，M 侧WKB-801A-G 高抗保护正确不动作；M 侧SGR-751高抗匝间保护不正确动作，并导致500 kV 线路L在单相瞬时性故障下供电中断。

2 保护原理分析

SGR-751 高抗匝间保护采用由高抗首端零序电流、零序电压组成的零序阻抗继电器，同时为了防止非全相运行时电抗器匝间短路零序阻抗元件的灵敏度不足的情况，还配置分相阻抗元件。SGR-751 高抗匝间保护中零序阻抗元件和分相阻抗元件为或关系，其中之一满足匝间保护即可动作出口。

2.1 零序阻抗判据

SGR-751 高抗匝间保护零序阻抗判据公式为

式中，Z0为高抗保护测得的零序阻抗，由高抗首端TV（即线路TV）和首端TA 二次值计算获得；Zset为零序阻抗整定值；I0为高抗保护测得的首端零序电流；I0qd为零序电流启动定值。式（1）表明，零序阻抗判据为欠量判据。

高抗保护范围以首端TA 为分界点，靠系统侧的故障均为区外故障，靠高抗侧发生的故障均为区内故障。匝间短路产生纵向零序电压，接地故障产生横向零序电压，各种故障时高抗保护所测零序阻抗Z0m为

工程实际中，高抗零序阻抗远远大于系统等效零序阻抗。式（2）表明，高抗保护在外部故障和内部故障（包含匝间短路和接地）时测得的零序阻抗在幅值和相位上均有较大差异，单一故障条件下，式（1）能很好地反映内、外部故障差异。

2.2 分相阻抗判据

SGR-751 高抗匝间保护分相阻抗判据公式为

式中：Zph为高抗保护测得的各相阻抗值；Zset为分相阻抗整定值；Iph为高抗首端相电流；I0m为高抗末端零序电流；Ie为高抗额定电流。

外部故障时，高抗保护测得的各相阻抗为高抗二次额定阻抗，各相电流不大于额定电流；匝间短路时，因短路线圈匝中电流的去磁作用（短路线圈匝中电流方向与高抗负荷电流方向相反），故障相测得的阻抗小于高抗二次额定阻抗，测得的相电流增大，并有末端零序电流；内部发生单相接地故障时，高抗故障相有效阻抗减小，电流增加，并末端零序电流产生。综上所述，区外、区内故障时高抗保护所测故障相阻抗和电流差别明显，单一故障条件下，式（3）也可有效区分区外故障和区内故障。

3 误动机理分析

上文事故案例中，高抗二次额定电流Ie为0.315 A，二次额定阻抗为201 Ω；分相阻抗定值为0.7 倍高抗二次额定阻抗，即140.7 Ω；首端分相电流定值为1.05 倍Ie，即0.331 A；末端零序电流定值为0.2 倍Ie，即0.063 A。调取SGR-751 高抗保护装置录波，见图2。该图表明，高抗保护动作时，A 相相电流为1.282 A，阻抗为112.04 Ω，末端零序电流为0.654 A，同时满足A 相阻抗判据3 个条件，以致SGR-751 高抗保护动作。

进一步分析图2 所示故障录波，A 相接地故障持续约10 个周波后消失，A 相重新建压，并产生包含较大低频分量的相电流。此时，线路A 相两侧断路器仍处于断开状态，A 相电流由B、C 正常相提供的潜供电流和断线相振荡电流两部分组成，见图3。图3 中，内侧箭头表示潜供电流供给，外侧线条构成振荡回路；CA为A 相对地电容，CBA和CCA分别为BA 相和CA 相之间的相间电容。潜供电流由B、C相通过相间电容提供，A 相产生感应电压后，分别通过对地电容、两侧电源接地点、两健全相，以及通过高抗A 相绕组、中性点小电抗、两侧电源接地点、两健全相构成回路，为高抗A 相提供工频电流。

图3 断线相振荡电流和潜供电流回路示意Fig.3 Schematic diagram of oscillation current and secondary arc current circuit

另一方面，高抗A 相绕组、中性点小电抗、线路A 相对地电容及线路电阻组成的RLC 振荡回路将产生低频分量。由于回路中电阻成分较小，因此回路可简化为LC 振荡回路，其振荡角频率ωz为

式中：ω0为工频角频率；fz为振荡频率；Xc为线路对地电容的容抗；XL为高抗A 相绕组和中性点小电抗的等效感抗。由于Xc小于XL，因此fz较小，一般为几赫兹。图2 中，T1点为低频分量峰值，T2点为低频分量过零点，二者时间差125 ms 刚好为1/4 个周波，因此低频分量频率约为2 Hz。

图2 故障时SGR⁃751高抗匝间保护装置录波图Fig.2 Waveform of SGR⁃751 inter⁃turn protection device in case of fault

低频分量将导致高抗饱和。由安培环路定理可知，对于高抗绕组，有

式中：Φ为绕组磁通；N为绕组线圈匝数；I为绕组的线圈电流。

当线圈电流为工频正弦波时，在绕组电流处于正半波时，绕组磁通正向积累；在绕组电流处于负半波时，绕组磁通反向减小；一个周波内高抗绕组积累的磁通量为零。只要控制绕组电流使得半周波内积累的磁通不会使绕组饱和，则高抗将一直运行磁滞特性的线性区。但在低频分量作用下，绕组电流在较长时间（对应图2，约12 个周波）内偏向于坐标轴一侧，致使绕组磁通一直朝一个方向积累，最终导致A 相绕组饱和，测量阻抗下降。实际上，从图2 可知，故障消失后约一个半周波，高抗A 相绕组即发生饱和，表现为测量阻抗下降，但此时低频分量幅值较低，电流未达到低抗判据动作值。故障进一步发展到当低频电流分量处于峰值附近时（即图中T1时刻），首端相电流和末端零序电流判据均满足，SGR-751 高抗匝间保护动作。因此，低频振荡是导致分相阻抗判据动作的主要原因。

4 匝间保护逻辑优化

上文故障案例中，高抗A 相饱和时，饱和相测量阻抗下降，将产生零序分量，且零序电压源在高抗内部，与高抗内部故障特征类似，但实际上整个故障过程中匝间保护测得的零序阻抗一直在阻抗平面第1 象限，表现为反方向故障。进一步分析可知，上文案例中匝间保护动作时，系统中存在两个零序电压源，一是线路非全相产生的零序电压源，二是高抗饱和的零序电压源，而高抗保护测得的零序阻抗是两个零序电压源共同作用下的结果。线路非全相产生的零序电压处于高抗外部，高抗饱和产生的零序电压处于高抗内部。由式（2）可知，外部故障和内部故障时，高抗首端感受的零序功率方向是相反的，前者保护不动作，后者保护应该动作。从保护实际测得的零序阻抗位于第1 象限可知，线路非全相产生的零序电压对高抗匝间保护零序判据作用更大。零序分量是三相相分量的矢量和，线路非全相零序电压主要由健全相产生，健全相电压高于低频振荡电压，因此高抗饱和时健全相电压对高抗匝间保护起到了闭锁作用，避免了零序阻抗判据误动。换言之，上文故障案例情况下，零序阻抗判据可靠性高于分相阻抗判据。

实验表明，当高抗发生5%匝间短路故障时，分相阻抗即可降至高抗主电抗的65% 左右[16]。单独发生匝间短路故障时，零序阻抗判据和分相阻抗判据均能可靠动作，并具有较高灵敏度，因此匝间保护应着重考虑避免误动。结合上文事故案例情况，本文提出如图4 所示的高抗匝间保护判据。

图4 新型匝间保护判据Fig.4 New criterion of inter⁃turn protection

图4中，Iϕ1为相基波电流，Iϕ2为相二次谐波电流，Iϕ0为相直流分量；零序阻抗判据和分相阻抗判据仍分别取式（1）和式（3），二者为与的关系，其中零序阻抗判据也可以有其他的形式[17-21]，但基本原理是一样的。轻微匝间短路对匝间保护动作速动性要求并不高，为避免匝间保护在故障初瞬磁场剧烈畸变时误动，零序阻抗判据增加了100 ms 的延时；同时，为避免高抗饱和时误动，增加二次谐波和直流分量闭锁判据[16]。另外，当发生严重匝间故障时，为提高电量判据的速动性，增加不带延时的相过流判据。通过实验分析，相过流判据可取2Ie。

5 仿真验证

本文利用PSCAD 对图1 所示系统进行仿真，其中高抗用空载自耦变模拟，原因是PSCAD 中没有可模拟匝间短路的高抗模型。试验过程分两种情况，一是线路A 相故障跳闸后不重合，且故障在持续1 s 后才消失；二是自耦变二次侧短路，变比为230/5 kV。两种情况下仿真结果分别见图5 和图6，图中，Vsa和Vra分别为M 侧和N 侧母线的A 相电压，Iga为高抗支路A 相电流，I0为高抗支路零序电流，Xg为高抗A 相绕组计算阻抗电感值，X0为高抗首端计算零序阻抗电感值。从图5 与参考文献[22]仿真结果的契合度来看，本文仿真结果具有较强的参考价值。

图5 线路A相接地故障仿真波形Fig.5 Simulation waveform of grounding fault of phase A of line

图6 匝间短路仿真波形（二次电压为5 kV）Fig.6 Simulation waveform of inter⁃turn short circuit（secondary voltage is 5 kV）

图5表明，线路发生单相接地故障期间，高抗对应相产生了持续直流分量，导致分相阻抗测量值剧烈波动，故障消失后，潜供电流的影响更导致测量阻抗为负值，分相阻抗判据此时表现为可靠性极低[12]。但除故障初瞬零序阻抗测量值出现反向突变外，零序阻抗电抗值一直未正值，加上100 ms 延时躲过故障初瞬的波形畸变情况，零序阻抗可确保匝间保护不误动。

图6表明，高抗A 相发生匝间短路后，A 相阻抗和高抗零序阻抗值同时显著减小，分相阻抗电抗值仍为正值，而零序阻抗电抗值为负值，仿真结果与前文理论分析一致。此外，匝间短路时，故障相电流显著增加，相电流判据具有可靠开放条件。

6 结语

匝间保护是保护高抗本体的一种重要保护功能。工程经验和理论分析表明，线路单相故障跳闸后，在高抗和故障线路回路中可能产生低频分量，威胁高抗匝间保护的正确动作。本文深入分析了低频分量导致高抗饱和的机制机理，以及零序阻抗判据和分相阻抗判据的适应性，并同步阐释了线路单相跳闸后系统零序电压特征，及其对匝间保护零序阻抗判据的影响。在此基础上，结合文献及本文仿真结果，对高抗匝间保护逻辑进行了优化。所提优化方案兼顾了可靠性和速动性要求，希望能对相关从业人员提供有益参考。