基于DRFM 的干扰机设计与实现

王 媛，高俊姣

（南京电子技术研究所，江苏 南京 210039）

0 引言

目前，电磁干扰环境越来越恶劣。采用复杂脉内调制技术的现代新型雷达[1]，对目标的识别、检测跟踪速度和能力比较强。传统干扰机的缺点是：对复杂脉间调制雷达的干扰效果较差，干扰信号种类较少，难以在恶劣的电磁干扰环境下生存。

利用数字射频存储（Digital Radio Frequency Memory，DRFM）技术,经过适当的延迟处理，产生的干扰信号与原始雷达信号非常接近。基于高速模拟数字转换器件和存储模块，通过现场可编程复杂逻辑控制单元（Field Programmable Gate Array，FPGA）灵活地调制信号，能够根据工作需要产生更为有效的干扰样式，使得干扰机的干扰样式更为丰富。

1 结构设计

干扰机结构设计包括机箱及机箱内各单元模块设计。干扰机箱包含电源模块、干扰产生模块及接口模块等。干扰产生模块和接口模块上方有电源指示灯、状态指示灯，下方有JTAG 下载口。

2 工作原理及信号模型

干扰机主要由干扰产生模块和接口模块组成。干扰机所需的时钟信号、检波信号、输入中频信号均由射频综合模块提供，定时控制命令由雷控光纤传输给接口模块。

干扰机主要完成以下功能：

（1）干扰产生模块，产生射频综合模块所需的控制信号，针对雷达控制命令产生系统所需不同样式的欺骗干扰信号；

（2）接口模块，接收控制与显示分系统送来的指令和定时信号，经过处理，发送给干扰产生模块。

2.1 数字射频存储器工作原理

随着大规模复杂逻辑控制单元和高速模拟数字器件的不断发展，在电子情报分析与仿真和电子对抗领域，数字射频存储技术的作用越来越重要。数字射频存储器DRFM[2]（Digital Radio Frequency Memories）可以储存复杂调制的雷达信号波形，经过处理产生的干扰信号与原始雷达信号非常接近。根据控制指令对原始雷达信号进行一定的延时和调制，能够产生更多的欺骗干扰样式，可以对多个威胁目标进行抗衡。数字射频存储器的原理如图1所示。

图1 数字射频存储器DRFM 原理框图

数字射频存储器用于存储原始雷达信号，根据读写控制指令对存储的雷达信号进行多次提取。原始雷达中频输入信号经过模数变换器转换成数字信号，数字信号送到复杂逻辑控制单元，按照雷控指令将数字信号送给存储模块，经过适当的延时，再将存储模块的数据传输给数模变换器，最终变换成模拟信号输出。

FPGA[3]是DRFM 模块中最重要的器件，它能够对高速的采样数据进行存储，产生复杂的延迟控制逻辑信号，其功能参数配置可以根据需要现场更改，使工作模式的配置变得更加灵活。

2.2 信号模型

欺骗干扰能够根据接收到的雷达信号，模拟该信号的回波特性，使对方雷达获得失实目标信息，增大雷达自动跟踪系统误差，使其作出错误判断。欺骗干扰部分需要接收雷控的干扰指令，并产生系统所需的欺骗干扰样式。

下面对使用频率较高的密集假目标、灵巧噪声、多假目标干扰和速度拖引干扰样式分别进行介绍。

2.2.1 密集假目标

密集假目标借助卷积的思想，通过对雷达信号进行“延时、叠加”实现，其中每一级信号可灵活控制相应的多普勒频率和功率，同时也可控制延时单元实现不同的延迟时间。

假目标个数为n，输出干扰信号为Y(n)，原始雷达信号为S(n)，第i（i=0,1,…,n）个假目标的延迟时间为di，第i个假目标的调制幅度为Ai。对原始雷达信号进行一定的延时和加法运算，得到输出干扰信号为：

2.2.2 灵巧噪声

现代干扰机能够灵活自由地调制雷达信号[4]，可以根据需要产生多种样式的干扰信号，从而有效抗衡脉内、脉间调制雷达信号波形，此类干扰信号称为灵巧噪声。对切片后的雷达脉冲信号采用窄带噪声调制，便可得到灵巧噪声信号。

式中：n(t)为高斯白噪声，x(t)为雷达发射信号。它们经过卷积运算，得到输出灵巧噪声信号为j(t)。

式中：x*(-t)为匹配滤波器的响应函数，jr(t)为干扰信号脉压后的输出。

2.2.3 多假目标干扰

通过在一个脉冲周期T内不断重复读雷达存储信号，可以实现多个规律相同的假目标。通过对DRFM[5]模块的读写控制，能够产生多假目标干扰。下面介绍三个重要的控制信号。

（1）工作使能信号。该信号的优先级为最高，只有在工作使能信号有效的情况下，其他信号才能有效使用。

（2）写控制信号。当此控制信号有效后，模拟变数字转换后的采样数据就被数字射频存储器写入存储模块中。

（3）读控制信号。该信号有效时，模块中存储的数据就被数字射频存储器读取出来，经过数字变模拟变换成模拟信号。

控制模块之所以能够在一个重复周期内产生多个不一样延迟的射频信号，是因为产生的读写信号延迟不一样，这样才能实现多目标欺骗干扰有不同的距离。

2.2.4 速度拖引

针对跟踪检测雷达，采用速度拖引方式进行干扰。同样，速度信息雷达也采用此类干扰，可以取得较好的干扰效果。

如果干扰机对接收到的原始雷达信号采用对应规律调制的多谱勒频率，通过功率放大器辐射出去，就会得到一个大功率、频率渐变的多谱勒目标回波，用于破坏雷达的正常速度跟踪。

直接数字式频率合成器（Direct Digital Synthesizer，DDS）是速度拖引[6]的核心部分，通过上下混频相结合的方式，就可以将设置的多谱勒频率数据叠加到输入频率上。

3 实现途径

3.1 实现原理

欺骗干扰的实现原理为：主控通过雷控光纤将控制指令送给接口模块，接口模块在接收后解析命令，之后下达指令、参数给干扰产生模块；干扰产生模块的数字信号处理器（Digital Signal Process，DSP）根据相关参数，通过算法产生欺骗调制参数，将欺骗参数叠加到存储的原始数据上，最后将欺骗干扰数据送给高速D/A（数模）转换器来产生欺骗干扰信号。欺骗干扰样式的实现方式为高密度假目标并行卷积算法和高速并行数字AGC 算法。

3.2 分析计算

欺骗干扰选用2 GHz 的基准频率能够产生1～2 GHz 的信号，系统所需最大多普勒频偏为±500 kHz，即1 MHz 的偏移量。按最小偏移1 Hz计算，需要DDS 控制位数为：

因此，DDS 控制模块相位累加器位宽应大于等于30 位，才能满足最小偏移1 Hz 的设计要求。本设计使用32 位控制模块，满足要求。

系统所需模拟的目标最大脉宽为4 000 μs，即最大存储深度为4 000 μs。输入信号采样位数按16 bit 来计算，采样频率为2 GHz，所以4 000 μs 所需存储的数据容量为：

因此，选用的外部存储器的存储容量必须大于128 Mbit 才能满足系统要求。本设计使用256 Mbit存储器，满足要求。

欺骗干扰产生模块使用高密度假目标并行卷积算法和高速并行数字AGC 算法，卷积模式采用16×16 模式，估算需要资源2 472 个乘法器和16 560 kbit 的存储单元。本文采用的芯片为5SGSMD 系列，其乘法器资源和存储单元资源完全可以满足系统的资源需求。

3.3 实验结果

采用上面介绍的实现原理和分析计算方法，实现的多假目标干扰效果如图2 所示。

图2 多假目标干扰效果图

图2 中，上面信号波形代表假目标，下面信号波形代表真实目标，假目标数量为9 个。通过控制模块能够对假目标个数等参数进行灵活改变，干扰效果与真实目标非常接近。根据数字射频存储器DRFM 模块产生的读写控制信号，可以对假目标的运动速度、加速度及初始距离等主要参数进行精准设置，可以根据需要对假目标的个数进行灵活改变[7]。

4 结语

本文从干扰机的组成出发，应用数字射频存储器DRFM 技术，建立了欺骗干扰信号模型。此欺骗干扰信号模型的通用性比较强，可以涵盖目前使用的多数常见欺骗干扰样式。根据控制信号能够改变欺骗干扰信号模型的参数，产生更多的干扰样式，极大地丰富了干扰机的干扰样式。仿真实验证明，利用该方法实现的欺骗干扰具有三个显著优点：假目标与真实目标非常接近，干扰效果好，假目标个数等参数可以根据需要随机改变，对于工程实践具有较强的指导意义。