一种低复杂度的低信噪比前导检测算法

张 阳，郑聒天，张 建，庞立华，3，栾英姿

(1.西安电子科技大学 综合业务网理论及关键技术国家重点实验室，陕西 西安 710071；2.东南大学 移动通信国家重点实验室，江苏 南京 210096；3.西安科技大学 通信与信息工程学院，陕西 西安 710054)

对于任何一个多用户通信系统而言，多址接入起到了至关重要的作用，而随机接入作为多址接入的一种受到了广泛的研究。目前，研究人员主要通过虚警概率和漏检概率来衡量随机接入的性能，同时利用检测所需要的乘加运算次数评估随机接入的复杂度[1]。现有的针对随机接入过程的研究主要集中在链路层和物理层两个方面。在链路层方面，研究主要包含随机接入协议和链路资源分配等[2-4]。在物理层方面，研究则主要集中在不同应用场景下的随机接入检测算法优化。

根据相关域的不同，物理层随机接入检测算法主要分为时域检测算法和频域检测算法[5-6]。时域检测算法就是利用具有良好相关特性的本地序列与接收信号进行相关运算进行检测[7]，包括自相关[8]、互相关[9]以及延迟相关[10]等多种形式。频域检测算法的原理是将接收信号变换到频域，和本地的前导序列的频域复共轭形式进行点乘，计算功率时延谱，最后利用检测门限对功率时延谱进行判决。

针对不同应用场景，需要在原有的时频域相关的基础上进行优化，提升算法在该场景下的检测性能。然而，现有的研究主要集中在高速或大频偏等场景下的算法优化[11-13]，对于低信噪比环境下的前导检测算法研究却几乎没有。当信噪比很低时，为了能够较好地检测出信号，需要加大相关窗的长度。对于时域检测而言，这会增加实现相关运算的复数乘法器资源，而对于频域检测而言，高点数的离散傅里叶变换(Discrete Fourier Transform，DFT)同样会消耗大量的资源来实现多级滤波或者DFT查找表的建立。因此，当相关窗长度过长时，传统的检测算法甚至会造成实际工程中信号处理板卡的资源溢出。

笔者提出了一种联合分段相关和选择式分离多径接收(Joint Segment Correlation and Selective RAKE，JSC-SRAKE)的时域前导检测算法。终端上行链路的随机接入前导序列是由多段重复的具有良好的自相关和互相关特性的恒幅零自相关(Constant Amplitude Zero AutoCorrelation waveform，CAZAC)序列经过巴克码加权构成的，在基站端，接收信号首先与本地恒幅零自相关序列分段相关累加来减少硬件实现时的资源消耗。考虑到分段减小了相关窗中的信号能量，所以接着对相关值做选择式分离多径接收(Selective RAKE，SRAKE)处理，从而有效增加信号的能量，提升系统在低信噪比环境下的检测性能。

1 随机接入前导序列构造

在构造随机接入前导的过程中，主要考虑两个会影响系统检测性能的因素，一个是构成前导的序列，另一个则是前导的长度。由于恒幅零自相关序列具有恒包络以及良好的自相关和互相关特性，目前已经广泛应用于长期演进技术(Long Term Evolution，LTE)系统中，笔者也同样采用恒幅零自相关序列中的一种Zadoff-Chu序列来构造随机接入前导。长度为L的Zadoff-Chu序列可以表示为

(1)

其中，K为与长度L互质且不大于L的整数。

为了保证系统在低信噪比环境下具有较好的随机接入检测性能，常用的方法就是采用直接相关检测的方式，同时增加系统随机接入前导的长度[14]。但是，在硬件实现过程中，相关窗长度越长，意味着资源消耗越多。以文中实际应用场景为例，在当前散射信道下前期试验表明，如果采用时域直接相关的检测算法，为了保证系统在-17 dB信噪比下的漏检概率和虚警概率满足10-3及以下的性能指标，随机接入前导序列长度应该设计为6 760左右。在利用Xilinx公司的V7-690t芯片实现该算法过程中发现，当系统需要同时检测8路随机接入前导时，用于实现直接相关检测算法的块随机存取存储器(Block Random Access Memory，BRAM)和数字信号处理器(Digital Signal Processor，DSP)资源已经溢出，不具备硬件可实现性。

因此，针对低信噪比情况下相关窗长度过长导致硬件资源消耗增加甚至溢出的问题，在发端相应地采用了一种分段形式的随机接入前导构造方法。

2 JSC-SRAKE前导检测算法

2.1 分段相关性能理论分析

假定本地相关序列是长度为M的CAZAC序列，随机接入前导的分段数为m。如果在d0时刻接收端的前导完全进入相关窗，那么此时的相关累加值C(d0)最大。忽略噪声和信道的影响，d0时刻的相关峰值C(d0)=Mm，等于前导序列的长度。然而，由于前导序列的结构具有重复性，当在(d0-M)时刻，相关窗内包含(m-1)段CAZAC序列，此时的相关值C(d0-M)=M(m-1)，幅度只是d0时刻的相关峰值的1/m。

图1 未进行巴克码加权相关检测曲线

图1仿真的是由13段重复的长度为509的CAZAC序列构成的随机接入前导的分段相关累加曲线。如图中游标所示，在2 060这个采样时刻点，前导序列完全进入相关窗，此刻的相关峰值最大。但是因为序列的重复特性，导致每间隔509个采样点都会出现一个幅度相近的相关峰值。由于相邻的两个峰值幅度相近，所以在利用门限对相关峰值检测时，门限可选范围将会变得非常小。在设计检测算法时，为了降低检测性能对门限的敏感度，应使得相关峰值尤为明显，从而扩大判决门限的可选范围。

利用m位巴克码分别对每段CAZAC序列进行加权。在接收端，也相应地对每个分段相关值采用相同的巴克码进行加权。与CAZAC序列特性类似，巴克码的自相关值等于序列的长度，局部自相关值为0或者±1。忽略信道和噪声对相关值的影响，经过巴克码加权之后，d0时刻的相关峰值C(d0)=Mm不变。而在(d0-M)时刻，用于分段相关的接收信号r(n)可以表示为

(2)

其中，N(n)代表的是n时刻的噪声，w(j)代表的是用于对第j个分段数据加权的巴克码。此时，接收信号与本地序列分段相关累加值C(d0-M)可以通过下式计算得到：

(3)

从式(3)可以看出，经过巴克码加权后，d0-M时刻的分段相关累加值相当于m位巴克码的局部自相关值与分段长度M的乘积，可能等于0或者±M。

图2 巴克码加权相关检测曲线

图2仿真的是经过13位巴克码加权后的分段累加曲线。从图中可以看出，通过巴克码加权破坏了原本前导序列的重复结构，同时利用巴克码良好的相关性，降低了其他时刻的相关值，因此经过加权后的前导序列相关峰值尤为明显。

综上所述，通过分段形式构造随机接入前导序列，同时在接收端采用分段相关累加，在硬件实现时将大大减少用于相关运算的复数乘法器资源，使得并行多路随机接入检测在硬件上变得可能。同时，利用巴克码加权的方式避免因为分段相关产生的多峰值，有效提升了系统的检测性能。

2.2 SRAKE接收算法性能理论分析

RAKE接收是一种通过合并多径信号增加有用信号能量的技术，通过RAKE接收可以有效提升相关窗中的信号能量，从而提升系统的检测性能。RAKE接收算法包含多径搜索、相位补偿、时延补偿以及多径合并等处理流程。根据多径搜索方式的不同，RAKE接收算法主要分为3种：SRAKE、全部RAKE(All RAKE，ARAKE)和部分RAKE(Partial RAKE，PRAKE)。由于RAKE接收机性能受合并多径数目影响，合并多径数目越多，性能越好。因此，ARAKE接收机的检测性能最好。而文献[15]中的相关研究表明，对于SRAKE接收机，随着合并多径数目的增加，对检测性能的提升越小。对于PRAKE接收机，由于最先达到的几径不一定是能量最强的，所以其性能也是相对最差的。因此，综合考虑实现复杂度和检测性能，采用SRAKE作为多径搜索算法。为了使得表述更加清晰，接下来将以连续信号形式通过理论推导分析SRAKE接收算法的性能。

假设n(t)是服从高斯分布的加性白噪声，其可以表示为

(4)

其中，Spow代表信号的平均功率，P代表噪声的平均功率，SNR代表信噪比。假设发送前导信号为p(t)，那么根据多径传输模型，可得基站接收信号r(t)为

(5)

其中，D代表散射信道中多径数目，αl为第l条路径的增益，τl是第l条路径所对应的时延，φl则代表的是第l条路径的相位。

基站端接收信号首先经过相关器，如果相关窗的长度为T，那么相关器输出信号为

(6)

假定以第一径信号作为基准，那么对于第一径信号而言，有τ0=0，φ0=0。因此，当第一径信号刚好经过相关器之后，式(6)可以表示为

(7)

对于式(7)的倒数第2等式，第1项表示的是前导序列自身的共轭相关值，所以根据式(1)对ZC序列的定义可以推出第1项等于α0T；第2项表示的是当前其他径的信号对第一径信号的干扰，而由于CAZAC序列的互相关值很小，相对于自相关值基本可以忽略，故该项设为0。因此，忽略噪声以及其他径信号对当前径的影响，那么当第l条路径信号经过相关器之后，可以表示为

Cl(t)=αlTexp(jφl)δ(t-τl) 。

(8)

图3 散射信道特性曲线

假定信道中的多径数目为D，多径时延扩展为Td。考虑到在低信噪比环境下需要尽可能多地合并多径来提升信号能量，首先按照相关模值从大到小选择D个时刻点所对应的相关值，其中模值最大的相关值Cmax所对应的时刻点是能量最强径的到达时间。考虑在散射信道中，能量最强径往往是在中间时刻到达的，图3为对真实采集信道数据的仿真结果。从图中可以看出，能量最强径是在中间时刻到达的。

所以这里以Cmax所对应的时刻点为中心，左右各选择Td/2个点作为多径包络范围。最后从D个时刻点中选取落在此包络范围的S个时刻点，将这S个时刻点及其对应的相关值作为多径搜索结果。然后对多径搜索得到的每一径信号进行相偏补偿，即抵消掉式(8)中的φl，从而得到

Cl′(t)=αl′Tδ(t-τl′)，l′=0，1，…，S-1 。

(9)

选取这S个多径信号中时延最小的一径作为基准，假定此时的时延为τ′，对其他的多径信号进行时延补偿，因此可得

Cl′(t)=αl′Tδ(t-τ′)，l′=0，1，…，S-1 。

(10)

利用合并算法对多径信号进行叠加。目前常用的合并算法包括最大比合并、等增益合并以及选择式合并。同样根据文献[15]中对RAKE接收机三种合并算法的仿真分析，可以知道最大比合并性能最好，等增益合并次之，选择式合并最差。而文献中的仿真结果同样表明在低信噪比下，最大比合并和等增益合并性能极其接近。综合性能和实现复杂度，采用等增益合并。经过SRAKE模块处理的信号可以表示为

(11)

由式(11)可以看出，SRAKE算法可以将多径信号进行标量叠加。相对于式(7)中相关器输出信号，SRAKE算法可以利用信道中的多径效应大大增加信号的能量，从而提升在低信噪比情况下的检测性能。

2.3 JSC-SRAKE前导检测算法的硬件模块设计

如图4所示，前导检测算法具体实现流程可以分为以下几步：

(1) 首先将接收信号分段与本地序列进行相关，相关窗长度为M，分段数为m，然后利用与发端相同的m位巴克码对每段相关值进行加权，最后将m段相关值进行累加；

(2) 首先将多径搜索模块按照分段相关累加值的模值从大到小排序，选取前D个相关值以及对应的时刻点，然后以最大相关值所对应的时刻为中心，左右各取Td/2个时刻点，将落在此范围内的相关值及对应的时刻点作为多径搜索结果；

(3) 首先相偏估计与补偿模块利用多径搜索模块得到的S径信号所对应的相关值分别进行相偏估计，得到每一径信号的相偏，然后根据相偏计算得到对应的相偏补偿因子，最后进行相偏补偿；

(4) 首先时延对齐模块将多径搜索所得到的时刻点中最小的作为基准，用其他径所对应的时刻点减去这个基准，得到一个时延补偿向量，然后各径按照所对应的时延补偿值从对应位置开始取经过相偏补偿之后的相关值；

(5) 合并模块按照等增益合并原则将各径所对应的相关值进行叠加；

(6) 利用通过最佳判决门限的相关值所对应的前导分析随机接入用户信息。

图4 前导检测算法硬件实现流程框图

图5为针对实际信道环境所设计的JSC-SRAKE前导检测算法硬件模块实现框图。采用的前导序列是由13段长度为509的CAZAC序列经过巴克码加权产生的。其中，FIR_1和FIR_2是Xilinx公司开发的FIR IP核，其主要用于完成分段相关运算。巴克码加权模块是将经过延时的每一路输出信号乘上其对应的巴克码。图中共有3个模块，通过3步实现功能。

(1) 分段相关累加模块利用先进先出(First Iput First Output，FIFO)来实现滑动分段相加，最终得到分段相关累加值sum_corr_i和sum_corr_q。

(2) 将分段相关累加值sum_corr_i和sum_corr_q送至SRAKE接收处理模块。考虑到笔者设计的系统基站端是通过全球定位系统(Global Positioning System，GPS)来辅助定时的，因此只需要选取一段时间内的接收数据来做前导检测。图5中RAM_1就是用来存储时间段内的分段相关累加值，供后续相偏补偿模块读取使用。RAM_2则是用来存储时间段内的分段相关累加值的模值。图中排序模块，即SRAKE接收中的多径搜索模块。相偏估计与补偿模块是由CORDIC IP核完成的。图中最后利用FIFO模块来将各径信号时间对齐并叠加得到rake_corr_i和rake_corr_q，至此完成SRAKE接收的所有处理流程。

(3) 将经过SRAKE处理的相关值rake_corr_i和rake_corr_q送至判决模块。在判决模块，首先通过能量归一化处理抵消因为噪声幅度变化带来的影响，然后利用信噪比为-17 dB时选取的最佳判决门限进行检测。

图5 JSC-SRAKE算法硬件模块实现框图

3 算法仿真与硬件验证结果

3.1 算法仿真结果分析

图6 RAKE前后相关峰值对比

MATLAB仿真所用的信道数据均来自于实测的散射通信信道。

为了验证SRAKE接收处理算法对信号能量有增强作用，图6仿真了在信噪比为-17 dB，均进行巴克码加权的前提下，仅采用分段相关累加与联合分段相关累加和SRAKE接收处理两种方式的相关峰值曲线。如图所示，仅采用分段相关累加的相关峰值很小，几乎和噪声背景一致。而经过SRAKE处理之后，相关峰值变得非常明显，有效地提升了正确检测概率。

由于判决门限的选取将极大影响随机接入检测性能，图7分别仿真了3种不同算法的虚警/漏检概率随判决门限变化曲线。其中，图7(a)仿真的是笔者所提出的JSC-SRAKE算法，图7(b)仿真的是分段相关累加算法，图7(c)仿真的是直接相关检测算法。这三张图中的虚警概率曲线都表示的是信噪比为-17 dB时不同门限值下的虚警概率。最佳判决门限的选择原则是信噪比为 -17 dB，虚警概率和漏检概率之和最低时所对应的门限。对比图7(a)、图7(b)和图7(c)，可以发现通过SRAKE接收处理，相应地增加了最佳判决门限可选范围，降低了因为判决门限的选择对检测性能的影响。

(a) 文中算法

图8 不同前导检测算法性能对比

图8仿真了3种算法在最佳判决门限下的前导检测性能曲线。根据图7的仿真结果，设置直接相关检测的判决门限为0.006，分段相关累加处理的判决门限为0.014，笔者所提算法的判决门限设置为0.005。从图中可以看出以下几点：

(1) 当要求漏检概率达到10-3时，分段相关相较于直接相关信噪比损失在1 dB左右。这是因为随着相关窗长度的减小，相关窗内的信号能量也随之减小。

(2) 当要求漏检概率达到10-3时，笔者所提算法相对于直接相关累加算法信噪比要少1.2 dB左右。可以看出，笔者所提算法通过SRAKE接收极大地提升相关窗中的信号能量，弥补了因为分段相关产生的性能损失。

(3) 笔者所提算法在系统信噪比最差为-17 dB时，其虚警概率和漏检概率都达到了10-4及以下，大大提升了系统在低信噪比情况下的检测性能。

3.2 算法的硬件验证结果分析

利用FPGA在实际单载波交织式频分多址(Single Carrier Interleaved Frequency Division Multiple Access，SC-IFDMA)系统中对JSC-SRAKE前导检测算法进行了实现。FPGA采用的是Xilinx公司的Virtex-7系列的690t芯片。

图9是根据实际场景所设计的SC-IFDMA系统上行随机接入信道框图。系统小区最多同时容纳8个用户，系统带宽为500 kHz，前导是由13段长度为509的CAZAC序列经过巴克码加权产生的。与MATLAB仿真一样，硬件实现所用的信道数据也均来自于实测的散射通信信道，信噪比在最差的情况下只有-17 dB。

文中用于算法验证的数据是利用MATLAB定点仿真程序生成，数据的格式为前噪加前导序列加尾噪，然后将数据通过实测的散射通信信道，并在时域叠加信噪比为-17 dB的噪声。为了模拟多用户同时接入的情况，按照上述格式继续生成4组数据，来表示其他4个用户的随机接入请求；将这5路数据进行叠加，送入接收端做随机接入检测。

图9 上行随机接入信道框图

表1给出了这5路仿真数据的数据格式，设置这5个用户的前导序列对应的K值分别为1、255、170、127、102。

表1 仿真数据格式

图10 随机接入检测MATLAB仿真结果

图10是利用MATLAB仿真5个用户同时接入的情况。可以看出，用户1至用户5的随机接入点位置为 6 060、7 060、8 060、9 057、10 060。

图11是各用户的FPGA与MATLAB中随机接入检测输出对比，其中mem_addr是各用户的随机接入点位置，dout_i和dout_q是随机接入检测输出的各用户的I、Q两路数据，dout_en是用户随机接入输出数据有效使能。

从图11可以看出，各个用户的FPGA实现与MATLAB定点仿真输出的随机接入数据完全一致。因此可以说明该算法在硬件实现时，在低信噪比下同样具有良好的检测性能。

图11 各用户随机接入检测FPGA实现与MATLAB仿真输出结果

表2给出了笔者所提算法与传统直接相关检测算法的硬件资源消耗情况：查找表(Look-Up-Table，LUT)、触发器(Flip Flop，FF)、BRAM、DSP。在实际SC-IFDMA系统的上行随机接入检测过程中，直接相关检测算法所需要的资源已经远远超过Xilinx公司的V7-690t芯片中的资源总量，而文中所提出的算法通过分段相关大大减少了硬件资源的消耗，从而满足了硬件实现的需求。直接序列相关检测算法实现简单，复杂度低，但是资源消耗过多，无法在芯片上实现；而JSC-SRAKE算法资源消耗少，并且检测性能优于直接序列相关检测算法，但是复杂度较高。文中所提算法在满足检测指标的同时，实现了性能和代价的最优折中。

表2 直接相关算法与JSC-SRAKE算法资源消耗对比

4 总 结

针对低信噪比场景下前导检测算法存在的实现复杂度和检测性能之间的矛盾，笔者提出了一种JSC-SRAKE时域前导检测算法。该算法以较低的硬件实现复杂度保证了系统在低信噪比情况下也具有良好的检测性能。同时，在实际SC-IFDMA通信系统中利用现场可编程门阵列实现了该算法，并且性能与MATLAB仿真结果保持一致，说明笔者所提算法可以很好地应用于其他相似的多用户通信系统中。