基于CST的高精度差分阻抗仿真策略*

梅志慧，张腾，章敏凤

(1.安徽信息工程学院电气与电子工程学院，安徽 芜湖 241000；2.上海宏景智驾信息科技有限公司，上海 200000)

引言

文献[1]中介绍了Si9000阻抗计算软件在PCB特性阻抗计算中的应用，文献[2]、[3]、[5]中介绍了PCB板材中的一些参数对特性阻抗的影响，包括介电常数、损耗正切值、蚀刻补偿，线宽线距等，文献[4]、[6]中引入了传输线理论，对微带线传输中的信号衰减、串扰和耦合等干扰阻抗的因素做了理论上的阐述，文献[7]、[8]则从仿真案例的角度，结合实例，进一步分析了串扰、耦合等因素对于传输线阻抗控制的影响，从以上文献中，可以获取很多关于PCB阻抗控制的信息，但是，目前为止，没有文献可以具体给出这些设计因素对实际产品影响的综合分析结果以及仿真或测量实据，更没有综合考虑测量与仿真之间的误差问题，而在实际项目应用中，却经常会遇到此类问题，这些因素导致了在仿真中得不到与实际测量相接近的阻抗控制的结果，这从根本上导致了前期的研发设计评估工作不能够很好的支撑产品设计，这样不仅无法保证研发设计的质量，还会产生很多潜在信号的完整性以及电磁兼容性(EMC)问题，尤其是阻抗的不连续带来了辐射超标和抗干扰能力差的EMC失效问题，从而进一步增加了后期的研发成本投入，包括设计更改和EMC测试调试，最终严重影响项目进度安排，造成不好的客户体验，尤其在各种高速信号接口应用越来越频繁的趋势下，这样的问题显得尤为突出，亟待解决.

1 时域反射(TDR)技术

从LAN到USB，从DDR4到PCIe，每一个数字设计都有三个基本的构造模块：发射机、信号通道和接收机.发射机输出信号在示波器的屏幕上可能看上去很干净，但是，高速信号在通过信号通道到达接收机时会降级.在信道的最远端，接收机必须在存在噪声和其它类型的干扰的情况下才能正确检测数据.

三个原因最可能引起上述信号完整性(SI)的问题：一是信号衰减，工程师经常使用均衡来解决这个问题；二是“外部”干扰，如来自配电网络(PDN)的串扰或耦合噪声，这是电源完整性的研究范畴；三是阻抗失配引起的信号反射的“内部”干扰.本文着重讨论的是阻抗失配的问题，阻抗问题通常与通道中的不连续性有关，这些存在于连接器、印刷电路板(PCB)迹线、焊盘或者发射机和接收机之间路径中的任何其他元件中.而时域反射法(TDR)是测量阻抗效应和定位失配的一种有效方法.目前，高速示波器和矢量网络分析仪都可以进行信号的TDR测量，但是如何在项目设计初期通过仿真模拟的手段获得产品的TDR结果，是SI工程师更为关注的技术问题.

为了帮助工程师追踪潜在的问题，TDR会产生一个阶跃脉冲激励源并测量其在时域内的响应，来自信道的响应是电压的反射所引起的阻抗不连续，包括开路和短路.

激励源信号的上升沿时间对应于等效的测量带宽，如果被测的信道具有均匀的阻抗并且被适当地终端匹配，则不会出现反射；如果检测到反射，则振幅和极性取决于每个不连续处的阻抗.

发射激励和接收反射之间的往返时间与发射机和失配点之间的距离有关.TDR通过计算沿信道的长度来定位出发生反射的不连续点.从这个角度来看，TDR测量中的更高分辨率意味着在定位每个反射原因时的更高精度，换个角度来分析这个问题，阶跃信号的上升时间越快，可分析的信号带宽就越宽，上升时间也决定了阻抗不连续之间的空间分辨率或者最小间距，上升时间越快，则更容易定位较小的不连续点，这也是在TDR仿真中需要解决的精度问题，如图1所示，是一个典型的TDR阻抗曲线，根据传输线理论，信号迹线的宽度会呈现出不同的等效分布参数影响，通过控制TDR的空间分辨率，就可以很容易发现信道上的诸多不连续点.当然，这种影响也包括如迹线过孔、拐角等，在实际设计中，也会经常遇到.

图1 典型的TDR阻抗曲线

从以上的讨论中，可以得出：在所有的情况下，测试和仿真都需要足够的激励源的上升时间来分离紧密间隔的不连续点，尤其对于速率很高的信号接口，例如，USB3测试需要的TDR上升时间为50 ps(20%～80%)或者75 ps(10%～90%)，而对于典型的PCB材料(相对介电常数等于4)，35 ps的TDR系统最小可分辨2.5 mm的物理间隔，对于过孔、封装引线、连接器，该值可能更小，但是过快的上升沿不但不会提高测试的精度，反而会产生额外的过冲和多次反射，从而引入不必要的误差，总体来说，35 ps可以满足95%以上的TDR应用.

2 差分传输技术

当今越来越多的数字设计都依赖于差分传输技术，差分传输不易受到诸如串扰和诱导噪声等外部因素的影响，可以大幅度提升传输质量，但是比单端结构更为复杂，其阻抗控制也是困扰SI工程师的一大技术难题.

结合文献[9]、[10]中部分章节所阐述的，差分传输线具有两种独特的传播模式，每一种都具有自己的特性阻抗和传播速度，如图2所示.

图2 奇偶模式的微带线电路描述

偶模(Even mode)：开关方向相同且携带相同电流的信号称为偶模信号，其电力线平行于对称面，对称面称为碰壁，相当于电路中的开路，此时测量的是共模阻抗，其是偶模阻抗的一半；奇模(Odd mode)：开关方向相反且携带相反电流的信号称为奇模信号，其电力线垂直于对称面，对称面称为电壁，相当于电路中的短路，此时测量的是差分阻抗，是奇模阻抗的两倍.

用传统的TDR系统驱动差分线，将产生良好的共模阻抗，然而，共模阻抗通常没有差分阻抗显得重要.

简单地说，差分阻抗是当两个互补信号以相反极性传输一对传输线的瞬时阻抗.对于PCB，这是一对迹线，也称为差分对.出于同样的原因，设计者关心保持同一差分阻抗，如同保持单端(SE)传输线的相同瞬时阻抗一样，以避免反射.

如上所述，差分阻抗是每个迹线的奇模阻抗的两倍.SE阻抗是单迹阻抗，当两者之间没有耦合时，仅等于奇模阻抗.当轨迹更接近于一起时，除非调整线宽以补偿，否则差分阻抗将减小.

再结合传输线的理论，由于奇偶模式的信号不同，同样会影响到信号线对间的互耦电容和电感的分布，从而会进一步影响信号的特性阻抗和信号传播时间，本文的分析中，不涉及传播时间的概念.

由于在奇模开关中，电力线在对称面上几乎呈现为短路的状态，即是信号线间的互耦电容最大，而互感会因为这样的强电容耦合而变小，它的特性阻抗如公式(1)所示：

(1)

因为在偶模开关中，电力线在对称面上几乎呈现为开路的状态，即信号线间的互耦电容基本上为零，而互感因为这样的弱电容耦合而变大，因此它的特性阻抗如公式(2)所示：

(2)

式(2)中，CS和LS代表每根信号线对参考地的分布电容和电感的总和，Cm和Lm代表信号线对间的互电容和互电感.从式(1)、式(2)中可以得出：迹线与参考平面的接近影响迹线之间的电磁耦合量.轨迹越靠近参考面，自电感LS越低，自电容CS越强；导致较低的互感，以及迹线之间较弱的互容，最终结果是差分阻抗Zoo降低；当轨迹彼此靠近移动时，对旋环围绕中心线压缩，降低电感Lm，同时，沿每条迹线内缘的更多电场线倾向于相互耦合，从而增加电容Cm，最终结果也是差分阻抗Zoo降低.这一简化的理论可以很好的用于理解和指导差分对迹线的设计.

3 实例仿真与测试

3.1 系统参数设计

材料的电介电常数与真空中电介电常数之比，为相对介电常数(Er或Dk)，大多数PCB材料的Er在2.5～4.5之间，但是微带线不同于带状线，其介质分布是不均匀的，覆盖微带线的绿油的值接近典型的FR4介电常数的值，所以往往需要考虑混合物具有的聚合的有效介电常数，这些物理因素很重要，因为它们决定了信号的传输延迟.介电常数一般随频率减小而增加，某些材料的相对介电常数的变化比其它材料小，即在较宽的频率范围内保持相对相同，更适合高频的应用，如表1所示，是项目中经常用到的一些FR4板材的对比，可以看到介电常数随频率变化的结果.

损耗正切角(Df)是电阻电流和无功电流之间的相位角，换言之，就是表示信号电流在介质中损耗的占比，损耗正切值随着频率的增加而减小，如表1所示，一旦达到足够高的频率，损耗正切值常常会保持不变，但是，在某些情况下，它可能会再次开始攀升，比如在高湿度环境下，介质损耗加大，其值就会继续增加.

表1 常用FR4板材的介电常数和损耗正切参数对比

这两个参数在PCB材料选型中需要格外关注，而在TDR仿真中，如果需要保持仿真和测量的一致性，就必须确保这两个参数的真实性.

3.2 蚀刻因子对阻抗计算的影响

蚀刻因子或称蚀刻补偿，是PCB制造商为补偿化学蚀刻而进行的工艺修改的过程，可以用公式(3)进行计算，如图3所示，因为改变了矩形的信号线构造，再考虑信号的趋肤效应，所以会影响到走线的等效分布参数，从而影响到走线的特性阻抗，这点在TDR仿真中需要考虑.

图3 蚀刻因子基础模型

(3)

为了进一步分析蚀刻因子对阻抗的影响，结合实际PCB制板参数，建立了如下的微带线模型用于阻抗计算，其参数设定如表2所示.

表2 微带线模型参数设定表

根据表2的设定参数，建立了如图4和图5所示的两种微带线阻抗计算模型.通过阻抗计算对比发现，在单端的情况下，各种蚀刻因子之间的计算阻抗并没有太大的差异，其结果如表3所示，从0 μm开始蚀刻至15 μm，阻抗差值只有1.7 Ω，然而在差分的情况下，阻抗计算表现出了很大的不同，如表4所示，从0 μm开始蚀刻至15 μm，产生了大约5 Ω的阻抗差值，这一结论表明，在差分阻抗的模拟中，蚀刻补偿将起着至关重要的作用.

图4 单端微带线蚀刻模型图

表3 单端微带线阻抗计算结果

图5 差分微带线蚀刻模型图

表4 差分微带线阻抗计算结果

3.3 TDR分辨率对阻抗仿真的影响

在第1节时域反射(TDR)技术中，讨论到了TDR测量中控制空间分辨率可以获得设计走线中更多阻抗失配点的问题，为了在仿真中充分验证其对阻抗的影响性，本文设计了如图6所示的四种差分微带线仿真模型(横截面)，设计阻抗都是100 Ω，参考表2的设定参数，但没有包含有效介电常数和蚀刻补偿的影响，其具体的区别是：通过调节仿真算法的计算步长，设定了四种不同精度的算法模型，其对应的算法网格密度不同，决定了其空间分辨率不同，从而影响TDR仿真的精度，随着网格数量的增加，在CST时域求解器中，网格的划分依据结构尺寸的大小而定，结构越复杂，在保证仿真精度的前提下，需要划分的网格数量就越多，通常以百万个网格作为计算单位，为方便起见，以M来表征百万个网格单位，计算机的运算时间也会随之增加.通过如图7所示的四种仿真模型的阻抗仿真结果，可以得出：4.9 M网格密度下，仿真结果要好于7.7 M，其值最接近设计阻抗的要求.

图6 四种不同仿真精度的模型图

图7 CST阻抗仿真结果对比图

通过对模型的对比分析，可以得出：如果要有效提高仿真的精度，并不能只是单纯提高网格密度，还需要关注网格的形状，因为网格的形状也会直接影响TDR的空间分辨率.从对比中可以发现，4.9 M采用的是正方形网格，这有别于其它三种模型所采用的长方形网格，它可以更有效的细分传输线的横截面面积，所以，最行之有效的方式是根据差分线的线宽线距，合理设计网格密度，并使之尽量接近正方形，这样在兼顾仿真精度的同时，也可以有效利用计算机的运算能力.

3.4 改进前后的TDR仿真结果对比

在充分考虑3.1～3.3节中所描述的潜在影响阻抗的因素之后，重新定义了TDR的仿真策略：

1)TDR仿真中采用了和实际TDR测量设备中相同的激励源参数设定；

2)通过阻抗计算，在设计中采用合理的差分线宽、线距、层厚的设定；

3)根据PCB制造商的叠层调整建议，重新定义介电常数、损耗正切值、蚀刻补偿等的参数；

4)按照4.9 M的差分微带线模型设定，重新定义了仿真算法网格单元(Mesh cell)参数的设定，并且以正方形形状为最佳来调整传输线的横截面面积；

5)采用CST软件中的MWS全波工作室的3D建模，取代传统的CST软件中的PCB工作室的传输线2D建模；

6)采用MWS工作室的经典时域求解器.

最后，将得到的结果对比如下：

1)如图8所示，2D建模下仿真的阻抗为110 Ω，而3D建模下仿真的阻抗为101 Ω；

图8 2D和3D建模下的TDR仿真结果对比图

2)如表5所示，PCB供应商30片样件的阻抗测试结果显示阻抗范围为97.3～101.3 Ω.

表5 PCB样件的差分阻抗测试结果

通过以上的对比，可以明显发现，较之用2D模拟的结果，3D模拟结果与实测结果之间的误差可以被有效控制在5%以内，满足了设计要求，至此，已经达到了项目设计评估的需求，并有效提高了仿真的精准度.

4 结论

通过本文的系统阐述，可以得出，TDR的仿真需要考虑诸多的因素，比如，板材的选型、制造商的制成能力、差分线的阻抗计算、算法网格的设定等，只有将这些实际影响到阻抗的因素充分考虑进设计工作中，才能得到更趋近于实测的结果.