基于深度神经网络的高速信道自适应均衡器*

翦 杰，罗 章，赖明澈，肖立权，徐炜遐

(国防科技大学计算机学院,湖南 长沙 410073)

1 引言

高速互连网络是高性能计算中心的核心基础设施，实现系统内部所有结点间的连接和数据传输，是高性能计算HPC(High Performance Computing)得以实现大规模并行计算的关键，也是实现大规模存储数据分析挖掘的核心，直接决定HPC的性能和均衡扩展能力。

综合考虑功耗、密度和价格等因素，传统的面向高速数据传输的高速串行接口技术依然是HPC内部互连后续发展的重要方向。但是，信号在实际的物理传输过程中，还有许多原因会导致信号质量劣化，其中信道的传输损耗是引起信号劣化的主要原因。信号在PCB版、铜线和光纤等传输介质中传播时，由于传输介质的电气特性，信号传输会产生损耗，使得传输信号的频率、相位和幅度等特性发生改变。另外，信道中并行运行的多个差分信号之间还会相互干扰，产生信号串扰ISI(Inter-Symbol Interference)，此外，信号还会受到电路器件的热噪声、散射噪声和闪烁噪声等的影响。

上述串扰、损耗和噪声等导致信号质量劣化的因素，增加了信道特性的不确定性，使得信号在接收端无法正确识别。尤其是不同信号之间的码间干扰ISI，随着传输信号频率的提高，对传输信号的质量影响迅速增加，因此，需要对信道采用相应的补偿措施，实现接收端的信号均衡。

传统的信道均衡结构由3种模拟均衡器组成，分别为前向反馈均衡器FFE(Forward Feedback Equalizer)[1 - 3]、连续时间线性均衡器CTLE(Continuous-Time Linear Equalizer)[4]和判决反馈均衡器DFE(Decision Feedback Equalizer)[5 - 8]。在接收端，DFE均衡器实现高效的非线性均衡效果，它能放大信号高频分量的幅度，同时消除当前码元对后续码元的码间干扰。然而，DFE有2个因反馈回路导致的固有缺陷：一是突发错误问题，即当码间串扰较大时，前序一个信号的错误识别会导致后续一系列信号的错误识别，在确定的比特错误率BER(Bit Error Rate)情况下，突发错误问题使得前向纠错机制更加复杂，导致编/译码的延迟显著增加，降低编码效率；第二个固有缺陷则是致命的，由于DFE的判决输出依赖于反馈回路的结果，因此，前向回路的总延迟必须小于单个单元间隔UI(Unit Interval，信号传输率的倒数)，在波特率为25 GB时，为优化反馈回路延迟，DFE的后向反馈回路阶数已经减少至最小值1，这限制了信号传输率的进一步提升。

另一方面，在面向PAM4(4-level Pulse Amplitude Modulation)编码[9]的50 Gb/s/lane的传输链路中，传统的模拟均衡器无法恢复经过了具有30 dB插损的传输通道的信号。其原因一是因为模拟反馈电路的设计无法满足时序要求，二是在接收端无法设计实现具有超过16阶的FFE模拟均衡器。因此，在综合考虑功耗、面积和硬件资源开销等因素后，利用定制化的数字信号处理器DSP(Digital Signal Processor)替代模拟电路，实现下一代高速串行链路的信道均衡将是一个很好的选择。SerDes设计者们倾向于用ADC-DSP(Analog-to-Digital Converter Digital Signal Processor)结构实现接收端的电路设计，这种结构将所有的FFE、DFE功能封装在一个DSP模块内，并在此基础上添加上层算法，如前向纠错FEC(Forward Error Correction)，以此提高信号完整性。

ADC-DSP结构的引入，为实现更加复杂高效的均衡算法提供了可能。在无线通信领域，深度学习已经得到广泛应用，借助于ADC-DSP结构，本文提出了一种基于深度神经网络DNN(Deep Neural Network)[10]的均衡器结构。该结构利用基于随机梯度下降SGD(Stochastic Gradient Descent)的反向传播算法BP(Back Propagation)训练深度神经网络的参数，由于没有反馈回路，基于DNN的均衡器解决了时间受限问题，理论上支持的信道速率没有限制。

2 深度神经网络均衡器

2.1 信道均衡原理

深度神经网络实际上是一个全连接的人工神经网络，如图1所示，DNN网络由多层神经元组成，其结构由网络的层数以及每层网络的神经元数目决定，其结构如式(1)所示：

npre+nmain+npost,N1,…,nm,…,nM-1,nmain

(1)

其中，nmain表示DNN均衡器的并行度，npre表示DNN的前向阶数，npost表示DNN的后向阶数，整个网络包含M+1个网络层、1个输入层、1个输出层和M-1个隐藏层，其中每个隐藏层包含nm(m=1,2,…,M-1)个神经元。

Figure 1 Architecture of DNN equalizer

在输入层(即0号层)，网络从ADC模块接收7位的带符号数字信号，为提高判决准确率，均衡器在处理nmain个输入信号时，会同时输入npre个前向信号与npost个后向信号。为方便网络处理，信号进入输入层之后，7位带符号数字信号会转化为8位无符号数字信号进行处理。

输出层(即M号层)，包含nmain个神经元，每个神经元对应一个信号值，一个额外的判定层用来实现判定函数，它根据DNN的输出值aM，确定最终的输出信号值。如果信道采用NRZ编码，则利用{0,255}作为信号值的参考中心值，并利用中间值128对信号value进行0/1判决；如果信道采用PAM4编码，则采用{0,85,170,255}作为4个信号值的参考中心，并分别利用43,128,213作为边界，对信号value进行0/1/2/3判决。上述过程可用如式(2)表示：

(2)

所有的隐藏层和输出层，都可以看成是关于神经元(如图2所示)的数组，神经元的输出值y，由输入值z的加权和，再经过一个非线性激励函数σ(*)得到，即：

y=σ(∑iwi*xi-b)=σ(WT*X-b)=σ(z)

其中，W={wi}是权向量，X={xi}是输入值，b是阈值，T代表向量的转置。

Figure 2 Mathematical model of a neural

(3)

式(3)也可以写成向量形式，即如式(4)所示:

am=σ(wmam-1-bm)=σ(zm)

(4)

(5)

式(5)所示的激励函数使得神经元的输出值维持在8位整数值范围内，且其导数计算简单，为1或0。

由以上分析可知，神经网络的结构完全由网络层数以及每层的神经元数目确定，通过调整上述参数，采取最小的网络资源，网络可以获得最大的均衡效果。

2.2 网络训练

网络训练，即优化网络参数wm和bm，使神经网络获得较好的均衡性能。为评估网络性能，首先应定义一个代价函数C(*)，该函数可以度量网络输出aM和期望输出yexp之间的差距。本文使用常用的最小均方差作为代价函数，如式(6)所示:

其中‖*‖2是取模操作。

(7)

为使代价函数C的值最小，Hinton等采用反向传播算法[11]对网络进行训练，其基本原理源于多元函数的链式求导法则。为更好地展示反向传播算法，本文定义一个如式(8)所示的中间误差向量：

(8)

其中，向量δm表示第m层的变量关于代价函数C的偏导值，当利用反向传播算法计算每层的偏导值时，利用后续层的δm值可以简化aM(x)值的表示和推导，大大简化计算过程。

(9)

(10)

通过式(9)和式(10)可以计算出网络所有参数关于代价函数C的偏导值，因此，神经网络可以通过随机梯度下降方法进行训练。训练开始前，先生成一个训练样本集及其对应的标签值。训练开始后，首先将样本集分成几批，每批包含2L组，每组包含nmain个信号值；每次向神经网络输入一组信号值，其基本格式包含npre+nmain+npost个信号值；接着计算输出层的误差值，并利用反向传播算法计算所有网络参数的梯度值；对每批的2L组输入信号产生的梯度值求均值；最后，通过式(11)和式(12)对网络的权向量和偏移向量进行更新：

(11)

(12)

为控制训练过程，上述过程引入了参数学习率η,学习率可以根据梯度值的变化对参数变化进行控制。而公式尾部的每一个叠加项，代表影响参数向量wm和bm值的每个具体分量对于代价函数C的偏导值。

最后，利用一组独立的验证样本作为神经网络的输入，计算经过神经网络之后的信号错误率(SER)。重复迭代上述过程，直到SER值低于特定阈值或者训练时间到达上限。

方法二：将a,b看成一元二次方程x2=3x-1的两根，用根与系数的关系分别求出a+b,ab的值代入式子得到18．

2.3 自适应性

没有任何真实物理通道是一成不变的，无论是电通道还是光通道，其传输特性都会受到温度、湿度和物理形变等因素影响。因此，本节采用了一种参数反馈结构(如图3所示)，在利用真实数据完成对均衡器的训练之后，继续自适应地调整DNN均衡器，以进一步提高DNN均衡器的实用性。由于DNN均衡器在前期已经完成训练，其判决输出值的比特错误率(BER)在FEC算法可纠正的范围之内，因此，FEC译码能够得到可靠的标签值，神经网络的参数还可以继续更新。另外，由于参数的自适应更新来自于标签值经过SGD算法的反馈，而主数据路径不存在反馈回路，因此，上述自适应调整过程不会因反馈链路而引入时间限制问题。

Figure 3 Parameter feedback mechanism for adaptive training of the DNN equalizer

3 仿真结果

3.1 系统设置

DNN均衡器的评估由如图4所示的仿真系统完成。本文所有信号均采用PAM4编码方式，信号的幅度值分别为{-1，-1/3，1/3,1}。与NRZ编码相比，PAM4编码只需一半的波特率和奈奎斯特频率即可获得同样的数据率，在高速串行链路中PAM4编码技术可以提高发送信号的频谱效率，且可降低系统时钟频率。与NRZ编码相比，PAM4要求的信道带宽和时钟频率都会减半，均衡的压力相对减小，因此，在面向下一代56 GB、100 GB高速串行通信的实际需求时，PAM4信号编码方式已经成为主流选择。实验过程中采用伪随机比特序列PRBS(Pseudo Random Bit Sequence)对信号进行时钟同步。

Figure 4 Setting and structure of simulation system

仿真使用的信道模型，是由真实信道提取出的S参数转化而成的,其特性如图5所示，通道的传输函数由S参数进行拟合而来的。

Figure 5 Amplitude-frequency and phase-frequency characteristics of the simulated channel with a 317 mm-long PCB trace and two connectors

作为对比，对传统的FFE+DFE的均衡器结构(如图6所示)也进行了仿真。FFE+DFE均衡器包含一个K阶FFE均衡器和一个B阶的DFE均衡器，上述均衡器的权值参数通过最小均方差LMS(Least Mean Square)算法进行回归。另外，为便于对比，本文在56 GB以上的信道情形下，也仿真了多阶的DFE均衡器性能。

Figure 6 Architecture of the traditional equalizer consisting of a K-tap FFE and a B-tap DFE

3.2 均衡性能

作为对比，本文首先仿真了FFE+DFE均衡器结构。采用28 GBd的PAM4信号，传输损耗约为15 dB。通过设置不同的FFE阶数K和DFE阶数B，仿真结果如图7所示。结果显示，增加FFE均衡器的阶数，可以提高均衡效果，且使得均衡过程加速收敛，DFE均衡器的存在，可以显著提高BER性能。但是，DFE阶数对BER值的影响不大，对于15阶的FFE均衡器来说，DFE阶数增加对结果的影响可以忽略。

Figure 7 Training convergencies of equalizers with different FFE-DFE taps at 28 GBd PAM4 signal over the channel with about 15 dB attenuation

但是，当输入信号的质量变差时，结果却完全不一样。当输入信道速率达到56 GBd，且传输损耗为30 dB时，增加DFE的阶数，对均衡效果产生了明显的改善，如图8所示，与一阶DFE相比，二阶DFE的均衡效果使得BER值达到了一阶DFE的4倍以上，在K=15，B=2的配置下，BER值能收敛至8E-3。

Figure 8 Training convergencies of equalizers with different FFE-DFE taps at 56 GBd PAM4 signal over the channel with about 30 dB attenuation

通过仿真DNN均衡网络可以发现，在28 GBd的PAM4信号，通道衰减为15 dB的配置下，其均衡性能明显好于FFE+DFE的均衡组合。如图9所示，在只有一个隐藏层的配置下，DNN均衡器的最优BER值可以达到7E-4，相比之下，DFE+FFE的均衡后的BER值约为1E-3(如图7所示)。在通道衰减为30 dB，56 GBd的PAM4信号情形下，DNN均衡器的BER值可以达到8E-3(如图10所示)。

Figure 9 Training convergencies of different DNN equalizers at 28 GBd PAM4 signal over the channel with about 15 dB attenuation

Figure 10 Training convergencies of different DNN equalizers at 28 GBd PAM4 signal over the channel with about 15 dB attenuation

另一方面，DNN均衡器具有更好的训练效率。一般情形下，无论如何配置均衡器阶数，传统的FFE+DFE均衡结构，其收敛时间都不会小于200 μs，在56 GBd的配置下(如图7和图8所示)，FFE+DFE均衡器在180 μs内，实际上并没有完全收敛，曲线在时间轴尾部还在继续向下。但是，DNN网络则具有更好的收敛性。如图9所示，在nmain=5时，网络的收敛时间均在100 μs以内。当提高信道速率至56 GBd(如图10所示)，均衡过程的收敛时间更是减少到50 μs以内。

4 结束语

本文借助数字信号处理器(DSP)，利用深度神经网络对高速信道进行信道均衡。仿真结果表明，在28 GBd和56 GBd的信道速率下，采用PAM4编码的传输信号，包含3层的DNN均衡网络，其均衡效果可以超过组合了2-tap DFE和15-tap FFE的传统均衡结构，表明了DNN均衡网络在实际均衡应用中具有较强的实用性。