基于口袋实验室的EDA课程教改实践

丁家峰， 龙孟秋， 尹林子， 王会海， 赵 岩

(中南大学 物理与电子学院， 长沙 410083)

随着电子工艺的逐步提升，现代电子产品在体积变小的同时功能却在增强，在手掌甚至手指尺度的空间里设计一款功能强大的智能电子系统成为热门技术[1]。然而，当前的电子工程教学中仍然普遍采用实验箱进行教学，虽然资源丰富，但体积庞大，且需要在固定空间开展实验，与最新电子系统设计模式存在较大差距，学生们不能享受随时随地使用实验资源的便利。新型的便携式口袋实验平台逐渐被纳入专业实践课程，两者互相补充，共同担负着新工科背景下现代化大学生的实践能力培养任务[2]。

“EDA技术与应用”课程是一门工程实践类课程，主要讲述基于FPGA的数字系统自动化设计技术[3]。在Intel公司收购Altera事件和中美贸易战的刺激下，基于FPGA的电子系统设计成为了研究热点[4]，国内很多企业开始进军FPGA器件和EDA工具研究，对相关大学毕业生的需求也逐渐增多。为了应对这种变化，许多教改措施被应用于EDA课程[5-7]。

近年来，我们扩充了EDA课程的实验平台，以DE2-115口袋实验室为核心，通过融合项目式管理和信息化快反馈技术，在实践教学、综合创新和教学考评环节进行了改革实践，取得了一些经验和教训。本文对其进行总结，供相关专业师生们参考。

1 口袋实验室

我们采用的是DE2-115开发系统，其外观和各模块功能如图1所示。从图1可知，该开发板下半部分提供了18个拨键、4个按键、18个红色发光管、8个绿色数码管、LCD1602液晶显示器、红外遥控接收单元，适合于“数字逻辑”和“EDA”课程的实践教学；上半部分提供了PS/2、RS232、VGA、以太网、多媒体语音、USB主从接口，适合于“计算机组成原理”和“嵌入式系统”课程的实践教学；左边集成了与电脑连接的usb-blaster下载线，缩小了整套开发系统的体积；右边提供了两个扩展接口，以应对额外的开发需求。

图1 DE2-115开发板

该开发系统还提供了两套完整的循序渐进的实践训练题库，第一套用于“数字逻辑”和“EDA”，第二套用于“计算机组成原理”和“嵌入式系统”，本次教学改革使用了第一套训练题库，如表1所示。从表1可知，Lab0(即My First FPGA for DE2-115)为传统的验证性实验，提供的资料最为详细，可以通过该训练掌握FPGA开发流程。Lab1-3为数字逻辑基础实验，可以通过这个训练学习硬件描述语言。Lab4-6为简单数字系统设计，可以对Lab0-3部分的掌握情况进行检验。Lab7为数字逻辑向计算机组成的过渡内容，锻炼状态机的使用，为处理器控制单元设计打下基础。Lab8-10为计算机的存储器、处理器设计，难度较高，考核对前述知识点的掌握情况。特别需要说明的是：每个Lab中的设计环环相扣，但未提供参考答案，增加了教改的难度。

表1 实验内容分析

2 教改实施过程与结果分析

考虑到DE2-115系统复杂且实验繁重，我们为了保证教改的顺利进行，提前作了三项准备工作：①申请了FPGA大学计划项目，获得芯片及开发板厂家的资源和支持；②申请中南大学教改项目，获得学校的支持；③采用了《数字系统设计与Verilog HDL》(第7版)教材，该教材提供了大量的参考代码，且配套的实验板为DE2-115。在上述工作顺利完成之后，于2019年秋季开展了本次教改，详细实施方案如表2所示。

表2 教改实施方案和执行情况

该课程为选修课，安排在大学三年级第一学期，共14周，理论44课时，实验12课时，将其分为三个阶段。第一阶段完成EDA综述和三要素(器件、工具和语言)的讲解，夯实基础。通过用图形法、硬件描述语言法设计组合和时序电路，然后通过PROM、GAL和LUT方式实现，使同学们了解完整的数字IC设计和基于PLD的实现过程。该阶段共分配了8周，前2周完成试听和选修，然后再分组完成第一个验证实验，因为初次使用Quartus II软件，再加上英文文档指导书，学生们很快感受到了压力。因为实验主要在宿舍中完成，我们通过建立QQ群的方式提供技术支持，和一些走在比较前面的学生一起帮助大家完成了入门实验，在实验课堂上则主要进行实验成果分享和下一个实验的安排工作。第二阶段讲解基于Verilog的数字系统设计，集中训练6周。要求每组完成从lab1到lab8的芯片设计，lab9和lab10选做。虽然平均每人每周需要完成两颗芯片的设计，但因为每个lab中的各个part之间的设计是紧相关的，且难度逐步增加，尽管各个组长在分配任务时想了不少办法，而且教师在中途对lab3-5进行了任务减负的调整，但仍有部分小组未能完成全部任务，一方面是设计难度逐步增加，另一方面是期末其它课程的复习任务也加重了。第三阶段为课程设计环节，根据自己对知识点的掌握情况，设计一款程序员计算器或者普通计算器，以面试的形式考核大家最终的掌握情况，达到学以致用的效果。虽然该设计为综合性知识技能考核，但所有同学集中精力设计一道题，并且有教师在课堂上讲解帮助，大家都能在一周内完成设计任务，且解决方案多样化，效果甚佳。唯一的问题是，课程设计安排在学期末，与其他课程的任务重叠在一起，学生们感觉时间紧迫。

通过课程设计面试和设计报告反馈，绝大部分同学从本次教改中受益匪浅，充实了自己的业余时间，完成了专业级的作品设计，成就感满满。如下几项改革措施得到认可：①“一个验证实验+多个设计实验+一个课程设计”的模式特色鲜明，实践训练环环相扣，学生们很容易通过这种训练掌握数字系统设计的一般方法，并顺利完成一个综合性产品设计，明白该门课程的意义和价值，易获得成就感；②阶段性小考的方式起到及时总结和夯实基础的作用，第一次小考加深了同学们对专业术语的理解，第二次小考让同学们掌握了算术运算的基本原理，小考方式使很多同学不仅知其然而且知其所以然。如下几个方面需要进一步优化调整：①6周的实验安排过于紧凑，最好在第三周开始实验，12周的时间将使得实验任务轻松自如，且课程设计的任务也可提前完成，避免与其它课程任务冲突；②实验后再进行理论讲述更好，同学们普遍反映在实践后听课会更加专注，带着问题学习效果更好。实验前简单讲述和演示，实验后及时总结和分享，这种方式不仅可以充实实验课堂，还使得理论讲述更有针对性。最后,通过中南大学教学质量平台的信息化快速反馈通道对DE2-115的实验进行了评价，结果如表3所示。表中每一行表示一个实验的统计数据，同学们根据自己的体会对实验难度进行投票。表中记录了支持不同难度系数的学生比例，实验难度为学生比例与难度系数的乘法累加计算结果，表征该实验的统计难度。

表3 实验难度评估

从表3可知，Lab1-4的难度适中，只有Lab3稍微偏高，说明同学们对锁存器、触发器和寄存器的设计掌握得还不够牢固。Lab5的难度突然上升，因为时钟和定时器是前面所有实验的综合运用，设计工作量比较大，该实验可作为第一阶段的综合考核实验。Lab6-8整体偏难，但lab6的算术运算部分与lab5的定时器与时钟难度相当，lab7-8部分有相当一部分同学感觉难度过大，尤其在概念方面，这两部分需要课堂更多的讲解和演示。

3 教学建议

在教学过程中，经过广泛征集意见，大家认为该平台提供的实验内容可以与理论课堂平行甚至超前进行，并对进一步的教学优化提出了如下建议，如表4所示。

表4 教学建议

从表中可以看出，同学们对题库中构建块的原理部分有较多的要求，而这部分内容是数字逻辑课程的重点。所以，选择数字逻辑与EDA综合类型的教材是较好的解决办法，如加拿大Stephen Brown编写的《数字逻辑基础与Verilog设计》(原书第3版)。

4 结语

实践证明，在EDA课程中采用口袋实验室平台进行教学，收到了不错的教学效果。这一方面得益于基于Cyclone IV的DE2-115口袋实验平台提供的印制电路板设计样板，以及环环相扣、逐步深入的数字逻辑和嵌入式系统实验训练，实现了从基本数字电路到处理器设计的平滑过渡；另一方面得益于我们构建的“一个验证实验+多个设计实验+一个课程设计”的培养模式。

基于DE2-115口袋实验室的EDA课程教改经验将进一步被应用于“嵌入式系统”课程，相关工作正在进行当中。