Ti/Au复合电极在CdZnTe (111)B面上的表面结构与性能研究

陶思祺，张继军，王淑蕾，秦美琪，邱攀辉，宋晓龙

(上海大学材料科学与工程学院，上海 200444)

0 引 言

CdZnTe晶体具有高的原子序数、高载流子迁移率、高电阻率以及禁带宽度随Zn含量可调等优点，是极具前景的室温X射线、γ射线探测器材料。CdZnTe核辐射探测器具有很高的探测效率和能量分辨率，可在室温下工作[1]。而且这种半导体探测器易于加工成像素阵列探测器,配合集成信号读出电路可制成安全、高效、高分辨率的X射线成像装置。目前CdZnTe探测器广泛应用于各种常见的辐射探测领域，包括安检、工业检测、空间探测和医疗成像等[2]。

电极制备是CdZnTe核辐射探测器的关键环节。电极接触将会直接影响到探测器的漏电流、载流子输运、电场分布等方面，这些因素都将间接地决定探测器的分辨率和灵敏度的高低[3]。因为CdZnTe晶体中空穴的迁移率和寿命的乘积低、空穴电漂移速率慢，导致探测器阴极收集电荷较慢且收集不全，会对CdZnTe探测器的响应时间和能量探测效率造成消极影响，因此，通常选取n型CdZnTe作为探测器的材料，这就需要探寻相对于n型探测器合适的电极材料。考虑到CdZnTe与电极接触处有较高的表面态密度，加上偏压后会使得表面态的电子和CdZnTe的空穴发生复合，需要考虑两个方面的因素：(1)是否具有欧姆接触；(2)是否具有较低的金属-CdZnTe界面的肖特基势垒高度(SBH)，因为过高SBH会因为极化效应而降低收集效率，所以低的肖特基势垒高度是保证CdZnTe探测器正常工作的必要条件[4]。

目前国内外主要通过对金属电极材料种类的选择、CdZnTe晶片表面处理、表面平整度改善等方式来降低势垒和提高欧姆特性。Qin 等[5]通过制备Cr/Au复合电极来提高电极与晶体之间的附着强度和热稳定性, 表明Cr/Au-CdZnTe接触界面具有比Au-CdZnTe接触界面更均匀。Abbene等[6]研究表明复合电极可以提高CdZnTe的能谱响应。Ling等[7]研究了Cd/Au复合电极，表明Cd/Au复合电极具有较低的肖特基势垒。Yang等[8]引入Zn作为中间层，结果表明Zn过渡层易与CdZnTe (111)表面的Te原子悬挂键结合，有助于形成无阻抗接触复合电极。Jung等[9]研究了四种阳极材料(In、Ti、Cr、Au)与CdZnTe的接触性能，表明Ti电极能提供更高的能量分辨率。Beilicke等[10]制备的CdZnTe像素探测器中使用了Ti/Au电极，使其具有了较高的能量分辨率和探测效率，但是缺少Ti/Au电极机理的研究及和其他复合电极的对比。查阅CdZnTe和几种常见金属的功函数可知，CdZnTe的功函数为4.33 eV，Ti的功函数是3.95 eV，根据经典的金属半导体接触理论，Ti与n型CdZnTe接触时易于形成欧姆接触。并且Ti的引入会减少接触层内的热应力，合金化过程促进了金-半界面的互扩散，使得电极具有更强的附着强度和热稳定性[11]。

本文首先通过电子束蒸发法，在(111)B面上分别沉积Au、Cr/Au和Ti/Au三种电极，然后通过原子力显微镜(AFM)、X射线光电子能谱(XPS)和扫描电子显微镜(HRTEM)研究了在n型CdZnTe的(111)B面上电极与晶片接触的表面与结构特性，并通过Current-Voltage(I-V)测试研究了不同电极与CdZnTe的欧姆接触特性。

1 实 验

将移动加热器法生长的掺In的Cd0.9Zn0.1Te晶体用线切割机沿着生长方向切割成三片10 mm×10 mm×2 mm的单晶片，分为样品1、样品2和样品3，均具有n型导电性。使用HNO3/HF(容积比为1∶1)的溶液区分晶片的(111)A面和(111)B面，其中(111)A面富Cd、(111)B面富Te。然后，采用2.5 μm 粒度的MgO粉末和去离子水配置的悬浊液机械抛光以去除晶片表面的机械划痕，接着采用0.5 μm粒度MgO粉末和0.3%次氯酸钠配成的溶液进行细抛，直至在显微镜下观察不到明显的划痕为止。然后用去离子水反复清洗晶片后用氮气吹干，使晶片表面呈镜面状。随之将晶片浸泡在丙酮溶液中1～2 h以确保晶片表面的清洁， 然后采用溴-甲醇溶液(体积分数为2%)进行化学腐蚀2 min以去除表面划痕[12]，获得光滑的表面，进一步减少表面的漏电流和去除晶片表面的损伤层。

在样品1上，使用MEB-800电子束蒸发仪器，在5×10-4Pa的真空度下设置电子枪高压为8.3 kV，电子枪束流为25 mA经过40 min，用Ti电极蒸发(111)B表面，然后设置电子枪束流为12 mA蒸发40 min得到Au电极，形成Ti/Au复合电极，(111)A直接蒸发Au电极。在样品2上，使用同样的方式在(111)B表面制备了Cr/Au复合电极。在样品3上，两面都沉积Au电极。三种样品的电极直径约为1 mm。将三个样品放置在快速真空退火炉中退火，在10-4Pa的真空环境下维持427 K退火6 min[11]。退火既能解决高温下金属表面球化所引起的电极表面粗糙度，也有助于合金化的产生。

采用X’Pert3 Power多功能粉末X射线衍射仪测量CdZnTe晶体的单晶质量，使用Cu Kα(λ=0.154 178 nm)的辐射源，系统有0.000 1的角偏差，发生功率为3 kW。采用非导电硅探针半接触工作的Bruker Dimension Icon原子力显微镜(AFM)表征接触沉积后探测器的表面粗糙度和表面形貌。通过聚焦离子束截取接触截面，并使用5 kV低压离子束进行最终减薄，以最小化离子束损伤。最后在FEI Strata 400S 透射电子显微镜上，在200 kV加速电压和室温下小于3×10-5Pa的真空下，获得了高分辨率的HRTEM照片。并使用Thermo Fisher Scientific Theta探针光谱仪进行XPS分析和深度剖析，并为该设备设置了能量为1 486.7 eV、起飞角(相对于表面法线)为37°的单色Al Kα特征X射线源。为了获得深度轮廓，用3 keV的蚀刻能量对材料层进行顺序蚀刻，然后进行XPS分析。

2 结果与讨论

2.1 CdZnTe晶体定向

CdZnTe样品在经过上述表面处理后，使用XRD表征了(111)面CdZnTe的结构质量。图1中显示了移动加热器生长CdZnTe晶体的XRD图谱，扫描角度为20°～75°。可以看到在2θ=23.93°处观察到一个强烈的峰，对应于CdZnTe面心晶格结构的(111)面[13]。

图1 CdZnTe晶体的XRD图谱Fig.1 XRD pattern of CdZnTe crystal

结构参数如微晶尺寸(D)、晶格常数(a)、位错密度(δ)和晶格应变(ε)都用布拉格角(2θ)和峰宽(β)的位置来计算[14]：

(1)

2dsinθ=nλ

(2)

(3)

(4)

ε=β/(4tanθ)

(5)

表1 CdxZn1-xTe晶体的结构参数Table 1 Structural parameters of CdxZn1-xTe crystal

晶粒尺寸和晶体缺陷(如位错)是决定XRD图谱的两个关键因素，包括衍射峰的位置和宽度，与Sahana[14]中的结构参数进行对比，样品显示出较低的晶体缺陷，并且尖锐的主峰也表明更好的结晶度。根据Vegard定律，CdTe、ZnTe化合物的晶格参数分别为aCdTe=0.648 1 nm，aZnTe=0.610 3 nm，aCd1-xZnxTe=(1-x)aCdTe+xaZnTe，计算得到Zn的组成x=0.1，这也与TEM测试的结果相符。此外，在XRD图谱中没有观测到其他峰及双峰，表明晶体质量较好，取向均匀，有利于获得良好的探测器性能。

2.2 AFM照片分析

采用AFM观察了这三个样品的表面形态。图2显示退火之后，CdZnTe(111)面上Au、Cr/Au、Ti/Au电极的表面三维形态，扫描面积为2.5 μm×2.5 μm。均方根粗糙度(Rq)通过测量样品区域表面高度值的标准偏差获得，计算得到CdZnTe (111)B表面的Au、Cr/Au、Ti/Au电极的粗糙度分别为21.887 nm、7.400 nm和3.876 nm。退火能进一步增加电极附着力和扩散程度，这也减少了电极与晶体接触界面的界面态和粗糙度，可以发现Ti/Au复合电极比Au和Cr/Au两种电极都要更平坦、更光滑。

分析造成这种现象的原因可能是，蒸发制备的Au电极虽然表面平整，但是因为镀膜时能量较低，并且由于粘附性会不同，导致表面存在少量缺陷，从而增加晶体的粗糙度。引入黏附性较强的中间层可以改善Au与CdZnTe的接触特性，减少表面缺陷的产生。较低的表面粗糙度值将为电极的沉积提供更平滑的表面，从而降低漏电流并提高器件的信噪比。对比图2(b)和(c)的表面情况，Ti中间层的均匀性要高于Cr，这也表明Ti作为接触电极将有利于形成致密均匀的Ti膜，减轻和改善样品制作过程中对晶片表面损伤层的影响，该损伤层含有大量不饱和悬空键引起的高表面态密度。

图2 不同电极表面的AFM照片Fig.2 AFM images of the surface with different electrodes

2.3 HRTEM结果分析

在沉积Cr/Au或Ti/Au电极并制备横截面样品之后进行了HRTEM实验。使用FIB(聚焦离子束)提取方法获得了Cr/Au和Au/Ti电极表面上的横截面HRTEM样品。Pt通过电子束蒸发的方式沉积在复合电极表面的最外层，保护表面金层的形貌。当执行HRTEM测量时，金属-半导体界面处的样品厚度小于5 nm。在室温、200 kV的加速电压和小于3×10-5Pa的真空下，可获得高分辨率TEM明场图像和选定区域的电子衍射图。图3显示电子束沉积Pt保护层在图像顶部可见，深黑色为Au层，Au和CdZnTe之间的Ti层、Cr层的厚度分别为约43 nm、30 nm。

图3 金属-半导体CdZnTe触点的HRTEM照片Fig.3 HRTEM images of metal-semiconductor CdZnTe contacts

图4 金属和CdZnTe之间界面的HRTEM图像，右下角的插图显示了金属/CdZnTe相应的选定区域电子衍射(SAED)图案Fig.4 HRTEM images of the interface between metal and CdZnTe, the inset in the lower right corner shows the corresponding selected area electron diffraction (SAED) pattern of metal/CdZnTe

Ti、Cr中间层和CdZnTe接触面产生的晶格失配层用黑色平行线标记。根据测量，由Ti和CdZnTe之间的接触引起的晶格失配层的厚度为2.402 nm，由Cr和CdZnTe之间的接触引起的晶格失配层的厚度为3.846 nm。晶格失配层的产生将导致在接触界面处的悬挂键，引入更多的界面态，同时它们可能在界面处引起更多的位错缺陷，这对载流子的传输是有害的。对于n型半导体，悬挂键将充当受体，这将使表面能带会向上弯曲，从而增加势垒。推测产生晶格失配层的厚度差异原因是中间层与半导体本身的热膨胀系数的不同。由于Ti的热膨胀系数更接近CdZnTe半导体材料，从而产生了更薄的晶格失配层和更均匀的表面，其结果与AFM照片是一致的。另外，相比Cr的晶格常数为0.288 4 nm，钛的晶格常数为0.328 2 nm，与CdZnTe的晶格常数更加匹配，这也是Cr与CdZnTe接触面产生的晶格失配层更厚的原因。

2.4 XPS元素分析

为了进一步揭示CdZnTe (111)B表面不同组分界面接触的化学性质，本文进行了XPS分析和深度剖面分析。XPS深度剖面分析是离子束蚀刻和XPS分析交替进行的方法，然后随着材料分布的深度获得该元素的多个化学状态。

如图5所示，Cr/Au复合电极与CdZnTe、Ti/Au复合电极和CdZnTe界面上的成分分布由XPS确定。图5(a)和(b)显示了在样品1的(111)B表面上沉积Cr/Au和Ti/Au之后立即获得的XPS深度分布。其显示了Cr与Ti和CdZnTe晶片之间的尖锐界面，并且没有氧化物层的迹象。图6显示了1 500 s时O1s的XPS图谱，可以看到Cr/Au、Ti/Au复合电极与CdZnTe接触面O1s不成峰。虽然已经证实机械抛光的CdZnTe上形成的天然氧化物(TeO/CdTeO3)具有0.1～0.2 nm的厚度[16]，但是使用电子束蒸发的方式进行电极制作后，没有观察到氧化层。因此，复合电极可以有效阻挡O与CdZnTe表面的Te悬挂健反应产生氧化层。对比Ti与Cr中间层的扩散长度，Ti的扩散长度明显高于Cr，这说明了Ti促进了金-半界面的互扩散。这种扩散可以调整势垒的宽度，从而更容易形成欧姆接触，因此Ti/Au复合电极能获得更理想的接触性能。

图5 通过在CdZnTe (111)B面上电子束蒸发沉积形成Cr/Au(a)和Ti/Au(b)复合电极的XPS深度分布Fig.5 XPS depth distribution of Cr/Au(a) and Ti/Au(b) composite electrodes formed by electron beam evaporation deposition on the CdZnTe (111)B surface

图6 从CdZnTe上表面接触的界面区域测量O1s峰的XPS光谱，两个光谱中都没有氧化碲的证据Fig.6 XPS spectra of O1s peak, measured from the interface area contacted by the upper surface of CdZnTe,there is no evidence of tellurium oxidation in both spectra

2.5 I-V曲线对比

在图7中可以观察到退火6 min后不同复合电极的I-V曲线。相比于Cr/Au和Au电极，可以明显观察到Ti/Au复合电极随着电压的上升，电流的上升弧度更加均匀，线性也更加明显。采用Origin软件将数据根据y=axb的公式进行拟合，其中当参数b的值越接近于1时，说明I-V曲线的欧姆特性越好，参数b的数值由表2中给出。可以得出在n型CdZnTe(111)B表面制备的Au电极、Cr/Au复合电极和Ti/Au复合电极的欧姆系数分别为0.704、0.652和0.863，结果表明在n型CdZnTe(111)B表面制备的Ti/Au复合电极欧姆性能最好。

图7 不同电极的CdZnTe样品的I-V曲线Fig.7 I-V curves of CdZnTe samples with different electrodes

进一步计算了不同电极的势垒高度。由于Ti的功函较低，因此它与晶体形成较低的势垒，从而增加了电子通过势垒的可能性。根据热电场发射理论[17]可以计算不同电极与CdZnTe晶体界面的肖特基势垒高度。

(6)

图8 不同电极的CdZnTe样品的lnJ-V曲线Fig.8 lnJ-V curves of CdZnTe samples with different electrodes

(7)

表2同时也显示了CdZnTe晶片上不同电极的肖特基势垒高度。在n型CdZnTe (111)B表面制备的Au、Cr/Au和Ti/Au复合电极的势垒高度分别为0.863 eV、0.855 eV和0.832 eV。结果表明，Au电极的肖特基势垒最高，这使得在偏压的情况下，增加了电荷俘获的损失。而相比Au电极，Cr/Au复合电极的肖特基势垒有所改善。Qin等[5]研究表明Cr/Au复合电极具有更加平整的接触界面，这与本实验的AFM结果一致。Xi等[18]研究表明Cr-CdZnTe相对Au-CdZnTe具有更低的肖特基势垒。当不考虑界面状态时，双层Ti/Au复合电极和半导体达到热平衡时的功函数差为中间层金属与半导体之间的功函数差，等于0.3 eV[19-20]，但事实上受到界面态和表面态等因素的影响，肖特基势垒大于功函数之差。

表2 不同电极的欧姆系数和肖特基势垒高度Table 2 Ohmic coefficient and Schottky barrier height with different electrodes

对于n型半导体，接触电极的功函数小于半导体的功函数将会产生反阻挡层，低功函数的金属与晶体形成了较低的势垒,增加了电子通过势垒的几率。推测Ti和Te的电负性差较大从而产生偶极子效应造成了能带偏移，因此具有更好的欧姆特性，这也使得界面处的附加阻抗降低，从而大大提高响应的速度。

(8)

式中:ε0是真空介电常数；ε是CdZnTe的相对介电常数，数值为10.2；未补偿杂质浓度N的量级接近1×107cm-3；W是空间电荷区(SCR)的宽度。

根据公式(8)[21]可以看出肖特基势垒与空间电荷区的宽度成正比，肖特基势垒越小，势垒对应的空间电荷区越小。当向阳极和阳极施加电压时，空间电荷区域的宽度越大，落在空间电荷区的电压降就会越大，这个时候落在内部的电压降就会减小，这将不利于载流子的运输和收集。同时因为空间电荷区位于探测器的表面，如果电压太大，也会造成漏电流过高，产生较差的信号比。

3 结 论

本文通过电子束蒸发法在CdZnTe晶片(111)B面上蒸镀了Au、Cr/Au、Ti/Au三种电极，采用多种表征技术，包括XRD、AFM、HRTEM、XPS、I-V等，研究了电极与CdZnTe界面结构、化学成分和电学性能，主要结论如下：

(1)AFM测试结果显示CdZnTe (111)B面Au、Cr/Au、Ti/Au电极的粗糙度分别为21.887 nm，7.400 nm和3.876 nm，表明Ti的引入可以减轻和改善晶片抛光过程中形成的损伤层，该损伤层含有大量不饱和悬空键形成的高表面态密度。

(2)HRTEM测试结果表明Au和CdZnTe之间的Ti层、Cr层的厚度分别为约43 nm、30 nm，引起的晶格失配层的厚度分别为2.402 nm、3.846 nm。对比在CdZnTe (111)B面上的Cr/Au，在Ti/Au复合电极的CdZnTe (111)B面上的晶格失配层厚度更低，这主要是晶格常数匹配和热应力的影响。

(3)XPS测试表明在CdZnTe (111)B面上Ti的扩散长度明显高于Cr，且未观察到氧化层，Ti促进了金/半界面的互扩散现象，这有利于增加粘附性并降低肖特基势垒。

(4)在I-V测试中，相比Au、Cr/Au电极，Ti/Au复合电极具有更好的欧姆特性和更低的肖特基势垒。