NAVDAT接收机硬件设计

高万明，高迎，梅建群，许璟华

（1.交通运输部东海航海保障中心，上海，200086；2.中科睿格（北京）技术有限公司，北京，100094）

0 引言

随着人类对海洋资源的利用与开发，水上通信技术与装备的重要性日益突显，传统以电台为主的通信装备与日趋丰富的业务场景的矛盾逐步加深。自1999年全球海上遇险与安全系统（Global Maritime Distress and Safety System,GMDSS）[1]实施以来，海上遇险搜救的通信技术与设备更新极其缓慢，严重落后于民用数字通信技术及设备的发展，这给水上数字通信技术及设备的研发提供了极大的发展空间。当前，以NAVTEX（Navigational Telex）[2]为代表的上一代航行警告系统虽然占有一定市场，但因其传输速率低、操作复杂、功能单一亟需升级。为此无线电搜救分委会提出了水上数字广播系统NAVDAT（Navigational Data）[3]。

NAVDAT是新一代海上数字广播系统，正处于标准制定与研讨阶段。根据当前已经发布的海上数字广播NAVDA）系统技术[4]要求进行NAVDAT接收机设计，对NAVDAT系统论证、算法研发与验证、系统评估及测试具有极其重要的意义。

1 系统总体设计

NAVDAT包含MF（Medium Frequency）与HF（High Frequency）频段的多条信道。在MF频段，NAVDAT在以500kHz为中心的10kHz带宽上播发的OFDM调制的信号。在HF频段，表1给出了NAVDAT信道相关信息，同样是在多个10kHz带宽的信道上播发OFDM（Orthogonal Frequency Division Multiplexing）调制的信号。当前国际电信联盟标准规定500kHz中频信道为优先选择信道，HF信道除C1/C2信道外作为可选信道。

表1 NAVDAT HF频段信道分配[5]

NAVDAT支持4QAM（Quadrature Amplitude Modulation）、16QAM、64QAM，支持的数字调制带宽为1kHz～10kHz。

图1为NAVDAT广播传输路径图，图中NAVDAT广播传输包含以下5个部分。

图1 NAVDAT广播传输路径

(1)信息管理系统：收集和控制各种来源的消息，通过岸基网络实现对岸基发射机的控制。

(2)岸基网络：连接信息管理系统与岸基发射机，确保信源与发射机间可靠的信息传输。

(3)岸基发射机：从信息管理系统接收信息，完成信息编码及OFDM调制，并调频到指定信道发射。

(4)MF/HF信道：射频信号的无线传输通道。

(5)船载接收机：接收并解调MF/HF信道的信号，重构消息文件并分发给相关的专用设备使用。

本文结合当前NAVDAT系统论证需求及快速搭建原理样机的需要，基于 SDR（Software Defined Receiver）架构，采用直采接收机[6]实现NAVDAT接收机原理样机设计。NAVDAT接收机系统框图如图2所示。系统使用中波天线完成对目标NAVDAT频段电磁波的接收，采用带通滤波器（BPF，Band Pass Filter）对MF频段的射频接收信号进行滤波，滤波后信号通过自动增益控制器（AGC，Auto Gain Control）进行增益控制，将电平缩放到 ADC（Analog-to-Digital Converter）适合处理的范围内，ADC在FPGA（Field Programmable Gate Array）控制下完成对整形后射频信号的采样，在FPGA内进行DDC（Digital Down Conversion）处理，处理后的信号在ARM内实现解调与解码，解码后的信息通过USB、LAN、LCD与外部交互。ARM还对接收信号功率进行实时监测，控制AGC将输入信号处理到合理范围内。同时，ARM也接收处理外部按键输入（KEYS），据此进行相关的响应。整个接收机由时钟系统（CLOCK）与电源系统（POWER）提供频率源与电源。

2 硬件系统设计

接收机硬件系统是接收机的基础，是接收机性能的决定因素。从图 2架构中可知：NAVDAT接收机主要包含射频前端、数字基带、解调解码、显示控制、时钟、电源等关键系统。出于快速原型搭建的目的，选用Zynq系列ZC702开发板，并设计用于NAVDAT接收的射频前端子板，射频子板与ZC702通过FMC连接。ZC702板载主芯片Z-7020集成了双核Cortex-A9处理器，同时主芯片内含有丰富的可编程逻辑资源。设计中使用逻辑资源实现数字基带处理，控制ADC采样，数字基带处理逻辑与处理器之间通过AXI总线连接。为加速软件开发，在处理器上移植了linux系统，在linux系统上开发相应程序完成解调、解码、消息分发与显示控制。通过HDMI接口连接显示器，通过以太网连接远程服务器。

2.1 射频前端设计

在图2所示的系统中，射频前端包含三部分：BPF、AGC、ADC。BPF主要设计需求如表2所示。根据表2的需求，采用5阶Chebyshev滤波器实现BPF设计。

图2 传统的编程环境

表2 BPF设计指标需求

图2 NAVDAT接收机系统框架

接收机设计中通过增益网络及AGC组合，提供从-15dB～40dB的可编程增益控制能力。

ADC选用采样率100MHz，16bit量化的高精度模数转换器。

2.2 数字基带系统设计

数字基带系统主要实现DDC功能，FPGA逻辑资源还完成ADC采样控制及与Cortex-A9的数据交互。图 3为NAVDAT数字基带处理所采用的DDC相关结构图。图中ADC输出的采样数据被分为两路，分别与AXI控制的NCO（Numerically Controlled Oscillator）产生的cos、sin信号混频，混频器输出经低通滤波器滤波，再进行M倍下采样，下采样的结果通过AXI接口输入到Cortex-A9处理器。处理器通过AXI接口控制NCO，从而可以通过程序控制NCO输出的基准频率，进而实现混频到基带或非零中频的控制。混频器、NCO及低通滤波器均调用Xilinx提供的标准IP Core实现，从而加速开发进度。

图3 数字基带DDC架构

本设计中，NCO输出本振频率LO（Local Oscillator）为500kHz，NAVDAT的MF频段接收信号直接被变频到基带，低通滤波器采用5kHz截止频率的FIR滤波器，在FPGA中采用CIC进行实现。下采样后的目标采样率为15kHz，据此可以计算下变频因子M。

2.3 解调解码设计

解调解码器在Cortex-A9处理器上运行，由于有linux操作系统，只需设计相应的应用程序即可。解调解码算法采用C++开发，GCC编译。软件分驱动层和应用层。驱动层负责与数字基带处理器接口控制，驱动程序调用AXI底层接口，配置AGC及NCO输出频率，接收中断触发获取基带处理后的采样数据。应用层完成解调解码及消息分发，将显示数据送往相应接口，同时监测射频前端输入信号功率，调节AGC增益，维持ADC输入信号到最佳幅度。

解调解码器流程如图4所示，NAVDAT采用OFDM调制，接收信号经过时频同步、串并转换、去 CP（Cyclic Prefix）后进行 FFT（Fast Fourier Transform），对FFT后的信号进行并串转换后进行信道估计、均衡及跟踪，然后解QAM译码，译码后根据消息类型进行相关的消息分发。通过相关接口显示或传输到其他终端。

图4 解调解码器结构

3 硬件测试

由于系统采用自研射频前端板卡和ZC702开发板搭建原型系统，验证的重点在于射频前端，当前测试集中于射频前端的验证。利用已建成的上海海岸台崇明发射台，在盐城进行接收机测试，测试系统框图如图5所示。

图5 NAVDAT接收机系统测试框图

测试中待测试接收机接环型中波天线，ADC输入信号接BB60C频谱仪。得到中频频谱如图6所示。从图 6可知，接收信号是中心频率约500kHz，占用频带带宽约10kHz。符合预期，初步证明了射频前端设计的正确性。

图6 NAVDAT接收机射频前端输出接收信号频谱

4 结束语

本文展示了一种NAVDAT接收机硬件设计方案，方案基于SDR架构设计了NAVDAT MF直采接收机原型：采用Zynq作为核心处理器实现基带及解调解码器，配合自研的射频前端，实现了NAVDAT MF接收机的硬件设计。初步的试验表明，所设计的原型机能够满足NAVDAT MF频段信号的接收需求，为后续NAVDAT原型系统的搭建及验证奠定了基础。后续将继续开发相关软件，全面实现NAVDAT原理样机。