导航接收机中鉴频鉴相器的设计

张治国，黄海生，李 鑫，党 成

导航接收机中鉴频鉴相器的设计

张治国，黄海生，李 鑫，党 成

（西安邮电大学 电子工程学院，西安 710121）

导航接收机；锁相环；鉴频鉴相器；死区；低噪声

0 引言

导航接收机的灵敏度、首次定位时间等性能，直接影响着卫星通信的质量，信号捕获与跟踪能力决定了系统的整体性能。锁相环（phase locked loop, PLL）频率综合器，作为导航接收机中的关键模块之一，为接收机产生本振信号，再与卫星信号混频后，将其下变频成中频信号[1]。同时，PLL的相位噪声也将随本振信号传输到下一级电路，降低了中频信号的载噪比，使得对卫星信号跟踪能力的鲁棒性减小[2]。鉴频鉴相器（phase frequency detector, PFD）能对参考信号和环路反馈信号的频率和相位误差进行检测，并源源不断地为PLL环路提供检测结果，使得PLL输出频率为参考频率的倍，且相位同步，即产生稳定的本振信号。而PFD的死区，是产生PLL噪声的主要原因之一，理想的PFD具有无死区、低噪声的特点，但在实际应用中，死区带来的抖动和噪声，使得PFD的延时不匹配，周期性的时钟信号在过零点时偏离了理想位置，以及PFD自身的噪声影响，极大地恶化了频谱的纯度及锁相环系统的性能[3]。

文献[4]采用单相时钟结构，设计了无反馈路径的PFD，减小了功耗，提高了工作频率，然而忽略了在高频信号的周期远小于复位信号的周期的情况下，会降低PFD的鉴相范围，限制了鉴相曲线的线性度。文献[5]使用基于时钟乘法器的PFD，通过在延迟线的输出信号与参考信号间建立延时误差，控制机制作用于延迟线以减小误差，进而消除静态相位偏移，但由于电路增加了乘法器，增大了三位时间，导致防死区脉冲过大，延长了锁定时间。文献[6]通过对比三种类型的PFD性能，最终采用了基于触发器的PFD，该结构使用较少的晶体管数量，减小了功耗，缩小了死区时间，但由于电路输出阻抗较小，限制了增益，降低了电路的驱动能力。本文基于以上多种类型的PFD电路的优点，在传统的PFD结构基础上，改进了复位电路，加入了脉冲宽度可调节的延时单元，对电路性能进行优化，并对设计的主要指标进行了仿真与对比。本文设计了4种不同的复位延时，可根据输入频率的变化，选择合适的复位延时，实现了较高的工作频率和较低的噪声特性，而且逻辑门电路采用共源共栅结构，提高了电路增益，可以适应工艺带来的误差，提高了可靠性。

1 PFD的工作原理

图1 传统的PFD电路图

2 PFD电路设计

2.1 传统的鉴频鉴相器

理论上，PFD电路输出有三种情况：状态（State）0，UP=0，DN=0；状态1，UP=1，DN=0；状态-1，UP=0，DN=1；UP=1，DN=1是一个过渡状态，传统的PFD状态转移图如图2所示。

图2 PFD状态转移图

这类三态型PFD的工作原理，是产生两个非互补输出信号的异步状态。因为将图1中的UP和DN信号相减得到的PFD输出，输出电压的平均值与相位差呈线性关系，所以该类型PFD的线性工作范围较宽，灵敏度较高、线性度较好。为了消除“死区”效应，在触发器的复位端和与非门输出端之间加入了延时单元。

2.2 改进的鉴频鉴相器

通过对常用的传统结构的PFD的性能分析，在保留传统PFD鉴相灵敏度高、线性度较好的基础上，希望所设计的PFD具有无“死区”、鉴相精度高、工作频率高的特点。在低频电路中，由于金属氧化物半导体（metal-oxide-semiconductor, MOS）管和其他电子元件的非线性特性，导致一些电荷通过寄生电容发生泄露，进而在电路中转化为参考杂散。其参考杂散的表达式[8]为

式中：为电荷泵的输出电流；为电荷泵的泄露电流；为输入参考时钟的周期；和分别为电荷泵的失配电流和失配时间Ton为复位时间。由于这些参数直接受到电荷泵的影响，所以，对于PFD而言，可以通过减小PFD的复位时间来实现降低参考杂散的目的。基于以上分析，图3为改进后的PFD电路。

2.3 可调延时单元

理论上只要UP和DN的信号足够宽，电荷泵总会被有效开启。而脉冲宽度依赖于复位信号的延时。在频率范围较宽的情况下，脉冲信号需要一个合适的范围[9]。如果脉冲信号较宽，则会增加锁相环锁定时间；如果脉冲信号较窄，则无法消除死区效应。在低频信号输入时，相对较宽的脉冲信号可以有效地消除死区效应；在高频信号输入时，如果继续使用较宽脉冲信号，那么脉冲宽度将大于反馈信号频率周期，使得PFD无法继续跟踪相位[10]。所以本文采用一种脉冲宽度可调节的延时单元，可调延时单元的目的是合理地控制PFD的复位时间，不仅可以有效地消除PFD的死区时间，同时也会不过量地增加电荷泵的工作时间[11]。根据频率信号输入范围，分别通过四路不同的缓冲器，产生4种不同的脉冲宽度。将VCO的输出频率范围分为4段：2.30~2.60，2.55~2.85，2.80~3.10，3.05~3.40 GHz。当VCO输出频率处于该范围时，频率-电压转换器（converter）控制复位信号经过传输门后[12]，选择不同的脉宽，来达到消除死区的目的。

图4 可控延时单元结构图

图5为门延时电路结构。

图5 门延时电路结构图

3 仿真结果

图6 PFD测试电路

图7 PFD的时序分析

图8 相位噪声仿真图

图9 相位差为60°时的仿真图

表1列举了本文与近年来相关论文中PFD的主要指标的对比数据，本文提出的基于锁存器结构的可调节延时单元PFD，在1.8 V电源电压下，最小的死区时间为0.6 ns，最高工作频率为530 MHz，最大相位噪声为-142.2 dBc/Hz，皆优于文献[5-6, 9]的各项指标，凸显了本文在电路设计方面的特色。综上所述，在同等工艺水平下，本文提出的PFD电路在主要指标上具有一定的明显优势。

表1 PFD主要指标对比

4 结束语

本文设计了一种应用于导航接收机的鉴频鉴相器电路，通过改进复位电路，实现了四种复位延迟，可以适用于较宽范围内的输入频率，并且有效消除了鉴相死区。仿真结果表明，在保证鉴频鉴相器功能正确的前提下，电路的输出波形对称，且达到了低噪声的效果，可以应用于导航接收机的频率合成器中，能有效提高电路的稳定性。

[1]于越. 应用于卫星导航频段锁相环频率综合器的设计[D]. 桂林: 桂林电子科技大学, 2019.

[2]张久民, 段吉海, 徐卫林, 等. 一种宽动态范围低失配的电荷泵[J]. 微电子学, 2020, 50(1): 84-89.

[3]王嘉齐, 黄海生, 李鑫, 等. 一种应用于射频接收机的电流舵电荷泵设计[J]. 重庆邮电大学学报(自然科学版), 2019, 31(4): 524-530.

[4]HE Yi, CUI Xiaole, XUE Dongmei. An improved fast acquisition PFD with zero blind zone for the PLL application[C]//The Institute of Electrical and Electronic Engineers (IEEE). Proceedings of IEEE International Conference on Electron Devices and Solid-State Circuits. Chengdu: IEEE, 2014: 1-2[2020-06-18].

[5]WANG Yuwen, YE Fan, REN Junyan. A DLL based low-phase-noise clock multiplier with offset-tolerant PFD [C]//The Institute of Electrical and Electronic Engineers (IEEE). Proceedings of the IEEE 10th International Conference on ASIC. Shenzhen: IEEE, 2013:1-4[2020-06-18].

[6]ANUSHKANNAN N K, MANGALAM H, DHARANI V A, et al. Comparison and analysis of various PFD architecture for a phase locked loop design[C]//The Institute of Electrical and Electronic Engineers (IEEE). Proceedings of IEEE International Conference on Computational Intelligence and Computing Research. Enathi: IEEE, 2013: 1-4[2020-06-18].

[7]孙境余, 王春雷, 侯力梅, 等. CMOS锁相环中鉴频鉴相器的研究[J]. 黑龙江大学自然科学学报, 2016, 33(3): 416-420.

[8]LI Sen, JIANG Jinguang, ZHOU Xifeng, et al. A low phase noise and low spur PLL frequency synthesizer for GNSS receivers[J]. Journal of Semiconductors, 2014, 35(1): 100-107.

[9]SHARMA A, SHARMA G K, KISHOR JOHAR A, et al. Design, Analysis and comparison of PFD architectures for fast locking frequency synthesizer[C]//The Institute of Electrical and Electronic Engineers (IEEE). Proceedings of Women Institute of Technology Conference on Electrical and Computer Engineering (WITCON ECE). Dehradun Uttarakhand, India: IEEE, 2019: 218-222[2020-06-18].

[10]薛颜, 杨霄垒, 周启才, 等. 一款低抖动宽调节范围锁相环频率合成器的设计[J]. 中国电子科学研究院学报, 2014, 9(1): 101-104.

[11]GULIHAR L, KRISHAN B. Low power with minimal delay phase frequency detector[J]. International Journal of Signal Processing, Image Processing and Pattern Recognition, 2016, 9(8): 243-252.

[12]SURAKAMPONTORN W, CHONBODEECHALERMROONG Y, BUNJONGJIT S. An analog sinusoidal frequency-to-voltage converter[J]. IEEE Transactions on Instrumentation and Measurement, 1991, 40(6): 925-929.

[13]SOFIMOWLOODI S, RAZAGHIAN F, GHOLAMI M. Low-power high-frequency phase frequency detector for minimal blind-zone phase-locked loops[J]. Circuits, Systems, and Signal Processing, 2019, 38(2): 498-511.

Design of phase frequency detector based on navigation receiver

ZHANG Zhiguo,HUANG Haisheng,LI Xin,DANG Cheng

（School of Electronic Engineering, Xi'an University of Posts and Telecommunications, Xi'an 710121, China）

In order to improve the accuracy and stability of the local oscillator frequency in navigation receivers, to avoid the drift of the local oscillator signal in the phase-locked loop circuit, the paper designed a phase frequency detector: based on China's Semiconductor Manufacturing International Corp. (SMIC) 0.18 μm Complementary Metal–Oxide–Semiconductor (CMOS) process, a dead-zone-free phase frequency detector with adjustable reset pulse width was given; and the reset pulse width was adjusted to achieve 4 different reset delay according to the feedback frequency signal of the voltage-controlled oscillator, which could effectively eliminate the phase discrimination dead zone while reducing jitter. Experimental result showed that: when the voltage was 1.8 V, the maximum operating frequency of the detector would be 530 MHz, with the maximum amplitude noise -142.2 dBc/Hz; and the frequency and phase discrimination function of this circuit could be correct with good frequency and noise characteristics, indicating the feasibility of the detector for the phase-locked loop circuit of navigation receivers.

navigation receiver; phase-locked loop; phase frequency detector; dead zone; low noise

P228

A

2095-4999(2021)02-0035-06

张治国，黄海生，李鑫，等. 导航接收机中鉴频鉴相器的设计[J]. 导航定位学报, 2021, 9(2): 35-40.（ZHANG Zhiguo, HUANG Haisheng, LI Xin, et al. Design of phase frequency detector based on navigation receiver[J].Journal of Navigation and Positioning, 2021, 9(2): 35-40.）

10.16547/j.cnki.10-1096.20210206.

2020-07-01

国家自然科学基金-地区科学基金项目（61661049）。

张治国（1994—），男，陕西宝鸡人，硕士研究生，研究方向为模拟集成电路。

黄海生（1964—），男，陕西西安人，硕士，教授，研究方向为专用集成电路与系统设计。