基于高轨卫星的GNSS接收机优化设计与实现*

2021-04-19田晓彬高伟王慧聪丁勇

科学与信息化 2021年10期

田晓彬高伟王慧聪丁勇

航天恒星科技有限公司北京 100095

高轨GNSS接收机在经过十余年发展，已经成为高轨航天器的标准配置。在GEO轨道、IGSO轨道、HEO轨道等多种轨道环境中应用。根据空间几何关系[1]，GNSS接收机在运行轨道中只能接收导航卫星部分主瓣信号和旁瓣信号[2]。考虑到空间环境的复杂性，GNSS接收机长寿命、高可靠以及小型化的设计需求已日趋强烈。

本文针对当前GNSS接收机存在的2个问题，主要涉及射频前端小型化通用化设计，基带处理器最小系统相关设计。

1 GNSS接收机应用现状分析

1.1 射频前端设计现状

GNSS接收机射频前端主要完成导航信号的选频、放大、下变频及模数装换功能。目前大多数设计均采用分离器件搭建而成即滤波器、放大器、混频器、本振信号发生器及模数转换器组成。但采用此中设计面临以下几点困难[1]：①混频器、模数转换器体积过大，在处理多个频点时需要多块板卡协同完成；②分立器件功耗过高，造成整机功耗较大，导致单机动辄40～50W为整星带来较大的压力；③本振信号发生器及模数转换器无高性能国产器件，导致受制于人现状，严重影响科研生产进度。

1.2 基带处理器最小系统设计现状

基带处理器最小系统主要由时钟、存储器以及其他外围电路组成。在无其他外设电路的支持下，处理器最小系统可以独立运行软件实现核心算法的功能。存储器是处理器最小系统的关键组成部分，主要由PROM和SRAM组成，其中PROM存储器用于存储基带处理的源代码，SRAM存储器用于提供程序运行的空间。由于PROM存储器良好的空间环境适应性——单粒子翻转效应免疫，因此目前大部分飞行器使用的程序存储器均为PROM存储器。但PROM存储器面临以下几点问题[2]：①PROM存储器单片容量有限，随着基带处理算法愈发的复杂，单片已无法满足使用要求，但使用多片PROM会增加单机体积和功耗，不符合小型化设计理念；②PROM存储器只能进行一次编程不利于软件升级及在轨维护。SRAM存储器也是最小系统不可或缺的一部分。目前选用的SRAM也存在以下问题：不具备多比特翻转纠错功能，目前大部分SRAM均具备单比特EDAC功能，在空间发生单比特翻转后最终累计引发多比特翻转后无法恢复，可能会引起系统功能中断。

2 射频前端优化设计

针对目前射频前端存在的问题，对整个射频前端进行优化设计，将射频前端整体进行小型化、低功耗的优化设计。整个射频前端混频器与放大器是整个射频前端的核心，针对此环节进优化设计。本文采用国产射频芯片代替原射频前端的放大器、混频器、本振发生器以及模数转换器。

射频芯片可同时处理两路射频信号输入，通过在线配置可更改本振信号中心频率来处理不同的导航信号频点。在射频芯片内部进行两次下变频操作大大降低了模数转换的难度。并集成模数转换器可直接输出数字中频信号，用于导航信号的解算定位。

3 基带处理器最小系统设计优化

针对所述问题，对基带处理器最小系统所使用存储器进行优化设计。考虑到GNSS接收机功能日益增加，算法复杂度成倍增长，对存储器容量要求也越来越高，所以本文选用NOR FLASH来进行程序存储。NOR FLASH空间环境敏感度要高于PROM，故使用NOR FLASH需要进行三备份储存。鉴于PROM自身对单粒子效应不敏感的特点，可以将启动程序存储于PROM中，由启动程序一般都简单故选用64Kbit的PROM存储器即可满足系统需求[3]。GNSS接收机所选用的基带处理芯片型号都相同，启动程序可以设计为相同的配置项，整机研制过程中直接落焊即可。使用反熔丝型FPGA进行应用程序的三取二工作，可保证NOR FLASH中应用程序的加载的正确性。NOR FLASH选用3D-PLUS公司生产的叠片封装芯片，该芯片用四个基片组成，其中三个基片用于应用程序的存储，剩余一个基片用于程序上注的存储，可实现在轨编程的需求。