基于两级应力隔离的MEMS加速度计封装设计

2021-04-16鞠莉娜黄艳辉

导航定位与授时 2021年2期

鞠莉娜，周铭，黄艳辉，李杰，凤瑞

(华东光电集成器件研究所，苏州 215010)

0 引言

微机电系统(Micro-Electro-Mechanical System，MEMS)传感器因具有体积小、功耗低、易集成、可批量制造等优点而受到了广泛的关注和应用。然众所周知，MEMS传感器在封装等过程中，由于材料热膨胀系数不匹配而引入的热应力，对其性能和可靠性有着显著影响[1-3]，尤其是基于应力检测的压阻式MEMS传感器[4-5]和基于位移检测的电容式MEMS传感器[6]。

为减小封装应力对MEMS传感器的影响，基于应力释放和应力隔离的低应力设计通常被用于MEMS传感器的封装设计。文献[7]提出了一种横向应力释放的封装设计，敏感单元由横向伸出的悬梁结构支撑，悬梁结构具有完全自由的力学特性，封装应力通过悬梁被完全释放。文献[8]采用双面键合引线实现电互联并悬浮支撑MEMS芯片，从而使得封装应力最小化。文献[9-10]采用了应力缓冲层设计，在MEMS芯片和封装基板之间增设一层一定厚度特定材料的应力缓冲层，通常采用与MEMS芯片材料热膨胀系数相近的材料或低弹性模量材料，从纵向释放封装应力。文献[11]提出了一种基于新材料新结构的应力缓冲层设计，采用3D增材工艺制作出多层交叉的多孔应力释放基板，从而实现低应力高可靠性的封装设计。文献[12-14]提出了带有图形化的应力隔离层设计，在MEMS芯片和基板间设置应力隔离层，将隔离层底面图形化用于中心支撑的圆柱，从而降低与基板的粘接面积，实现低应力设计。可见，基于应力缓冲层的低应力封装设计被广泛使用，并且通过改进应力缓冲层的材料和结构可以进一步完善设计。

本文提出了一种两级应力隔离的低应力封装设计，包括芯片级应力隔离结构和封装级应力缓冲层，通过应力隔离和应力缓冲大幅降低了封装应力对MEMS传感器敏感结构的影响。

1 热致封装效应

由封装结构热失配引入的应力和结构变形会对MEMS器件性能产生显著影响，即热致封装效应。图1所示为电容式MEMS加速度计的封装示意图，封装基板上粘接应力释放基板，应力释放基板上点胶粘接MEMS芯片。

图1 MEMS加速度计封装示意图Fig.1 Scheme of MEMS accelerometer package

如表1所示，MEMS芯片层(硅材料)、粘胶层(H20E环氧)和基板层(氧化铝陶瓷)之间的热膨胀系数不同，温度变化时，每一层将产生应变ε和应力σ

ε=α(ΔT)

(1)

σ=Eε

(2)

其中，α为热膨胀系数；ΔT为温度变化；E为杨氏模量。

表1 封装结构材料属性

多层结构由不同材料构成，热应力最终以弯矩形式作用于多层结构，MEMS芯片将产生弯曲变形。图2所示为MEMS芯片的典型变形曲面，主要表现为面外位移δdstress，其中ρ为曲率半径，会影响芯片上的MEMS敏感结构，尤其是平板检测电容。

(3)

图2 典型MEMS芯片变形特性Fig.2 Typical characteristic of MEMS chip’s warpage

因此，敏感结构所处芯片区域的曲率半径ρ越大，应力对敏感结构的影响也就越小。

2 低应力设计与仿真

MEMS加速度计的低应力封装设计包含芯片级和封装级两级应力隔离和缓冲，如图3所示。芯片级应力隔离结构是在MEMS芯片衬底背面刻蚀一圈闭环深槽，深槽深度约为3/4的衬底厚度，形成应力隔离环，MEMS敏感结构设计在隔离环以内的衬底区域，隔离环外围为粘片区域。设计的应力隔离环一方面具有足够的刚度，从而使整个结构在各种振动或加速状态下是相对稳健的；另一方面具备一定的柔度产生形变以释放封装应力，从而对隔离环内外的应力进行分割，大幅降低了隔离环以内衬底区域的应力。

图3 低应力封装结构剖面示意图Fig.3 Profile of the proposed low stress package structure

封装级应力释放设计是在MEMS芯片和封装基板之间设置厚度为300～400μm的硅基应力缓冲层，一方面在纵向释放来自封装基板和外界的应力，另一方面与MEMS芯片材料热匹配。粘片胶采用H20E环氧导电银浆。

采用仿真模拟手段对上述低应力封装设计进行验证。首先建立三维封装模型，采用ANSYS有限元分析软件对封装设计进行仿真模拟，分别模拟了无低应力设计(原始封装方案)、芯片级应力隔离设计、封装级应力缓冲设计和两级应力隔离设计四种封装，通过对比MEMS敏感结构所处衬底区域的应力和曲率半径来比较不同封装设计的应力隔离/释放效果。图4所示为芯片级应力隔离设计的应力仿真结果，(a)为无应力隔离结构，(b)为有应力隔离结构。相同的封装条件下，芯片级应力隔离设计将敏感结构所在衬底区域的应力降低了近1个数量级，且应力分布更为均匀，应力越小表明隔离环以内衬底区域的弯曲变形越小。仿真结果表明，隔离环的柔性较好地释放了传递向敏感结构的封装应力。

(a)无应力隔离

(b)有应力隔离图4 芯片级应力隔离结构仿真验证Fig.4 Simulation verification of the chip-level stress isolation

图5所示为设计应力缓冲层的应力仿真结果，(a)为不带缓冲层，(b)为带有缓冲层。通过对比发现，应力缓冲层设计将敏感结构所处衬底区域的应力降低为原来的1/2～1/3。

(a)不带缓冲层

(b)带有缓冲层图5 封装级应力缓冲层仿真验证Fig.5 Simulation verification of the package-level stress buffer layer

图6(a)和(b)所示分别为-40℃和80℃环境下MEMS芯片的温度分布云图，热仿真结果表明提出的低应力封装设计具有良好的导热性，能快速建立热平衡。这是因为所用的硅基应力缓冲层和环氧导电银浆均为热的良导体，保证了MEMS加速度计较低的温度迟滞特性。

(a)-40℃环境下

(b)80℃环境下图6 MEMS芯片温度分布云图 Fig.6 Temperature distribution of MEMS chip

本文MEMS加速度计采用跷跷板敏感结构，敏感电容是由可动质量块和附着在衬底的下平板组成的平行板检测电容。从上述热-结构耦合仿真模型中提取下平板的位移数据，经插值和数值积分可以得出平板检测电容与温度的关系曲线，如图7所示，包含上述四种封装方案的仿真对比，ΔC0为温度变化导致的电容变化量，C0为初始静态电容。从曲线可知，芯片级应力隔离设计比封装级应力缓冲层设计更为有效；在-40℃～85℃的工作温度范围内，无低应力封装设计的相对电容变化约为9%，而采取芯片级和封装级两级应力隔离封装设计的相对电容变化约为1.1%，可见加速度计敏感电容的温度特性改善了8倍左右。

图7 低应力封装设计方案仿真对比Fig.7 Simulated comparison of low stress package designs

3 粘接应力分析

封装应力除了源自封装基板与MEMS芯片的热失配外，当采用低应力设计时，因粘片胶与MEMS芯片热失配而产生的粘接应力同样需要分析优化。对MEMS芯片与应力缓冲层之间的粘胶方式进行了四种设计，如图8所示，包括(a)整面粘接、(b)X轴对称三点胶粘接、(c)Y轴对称三点胶粘接和(d)对称四点胶粘接。

图9所示为四种粘接方式的有限元应力仿真对比，仿真结果表明，整面粘接应力最大，三点胶粘接应力最小但应力分布不均匀，四点胶粘接应力较小且最对称，同时考虑粘接强度等可靠性因素，优选四点胶粘接方案。

(c)Y轴对称三点胶粘接

(d)对称四点胶粘接

(a)整面粘接

(b)X轴对称三点胶粘接

(c)Y轴对称三点胶粘接

(d)对称四点胶粘接

4 低应力工艺控制研究

采用人工粘接很难实现均匀的四点胶粘接，这将影响MEMS加速度计的温度特性和一致性，因此工艺加工中采用粘接一致性较好的自动点胶机。影响自动点胶的关键因素包括针头直径、点胶阀门转速和点胶时间等，以及针头下落/拉起速度、点胶阀门回转时间等辅助因素。通过分组实验，确定采用较小直径和较慢转速的参数组合可以获得较好的点胶精度(如表2)，通过控制点胶时间可以获得不同尺寸和厚度的粘接点。

表2 自动点胶分组实验列表

仿真分析表明，粘接面积越小、粘胶厚度越厚，粘接应力越低，但也存在粘接强度不足的风险。对多种直径粘接点粘接的MEMS芯片进行剪切强度试验，得到表3所示的粘接点直径与粘接强度对应关系。综合MEMS加速度计的全温性能和可靠性试验结果，确定四个粘接点的直径在0.7mm左右时，如图10所示，达到粘接强度和粘接应力的最优化；而当粘接点直径低于0.5mm时，粘接强度无法满足要求。

表3 粘接点直径与粘接强度对应关系

图10 优化后的四点胶粘接Fig.10 Optimized die attach with four bonding dots

5 实验结果

对采用上述低应力封装设计批量试制的95只量程±50g的MEMS加速度计进行系统的性能评价，采用标准差进行统计，数据分布及统计结果如图11所示。其中，1h零偏的零偏稳定性(1σ)均值为92×10-6g、标准差为31×10-6g；7次30min断电间隔的逐次零偏重复性(1σ)均值为45×10-6g、标准差为14×10-6g；零偏温度系数均值为243×10-6g/℃、标准差为75×10-6g/℃。实验结果表明，与原来未采用低应力封装设计且同型敏感结构的加速度计零偏温度系数均值1450×10-6g/℃相比，95只加速度计的零偏温度系数改善了近5倍，且具有较好的一致性。