多天线数字高清图传电路设计与实现*

张照锋，李 璟，孙 静

(南京信息职业技术学院电子信息学院，江苏 南京 210023)

我国幅员辽阔，各种自然灾害频发，对广大人民生产生活造成危害的同时也往往损坏当地的基础电力与通信设施，导致当地通信中断，使得外界难以获得当地的灾害等级而进行装备和物资的合理调度，从而大大影响救援工作的部署效率。因此，利用便携的应急通信装备获取事故现场的实时图像，将有利于应急指挥及救援工作的开展。

然而，应急通信的图像传输往往涉及到多个场景的同步采集、并行传输和显示，这对收发系统的信道容量有较高要求。而在多天线系统下信道容量将与天线数量呈一定程度的增长关系，与此同时，采用多天线的系统设计可以获得复用增益、分集增益从而提升系统的信噪比[1-2]。因此本文采用了ADI 公司的AD9361 射频收发器芯片构成系统的收发链路，该芯片为直接变频结构收发器，可以提供2 路发送和2 路接收通道，可以将基带已调信号直接上变频至45 MHz～6 GHz 之间的射频信号。然而，较宽的频带导致了该芯片的射频接收端口阻抗的变化范围较大，而接收前端级联链路的阻抗匹配又直接影响着接收机的灵敏度以及噪声系数[3]，因而需要针对特定的频点设计接收前端匹配电路。在基带方面，采用XC7Z020 FPGA 来作为数据处理平台，通过在FPGA 中设计64QAM 调制解调器电路负责对多路图像数据的并行调制解调处理。该系统基于软件无线电的架构，采用了射频收发器完成射频信号的收发，在FPGA 的软件端对采集的数据进行了处理，整个系统具有通用性强等特点，能够满足多种场景下的应急通信需求。

1 系统设计

系统硬件主要由摄像头、FPGA、DDR3、AD9361、射频前端电路和电源等组成，系统的结构框图如图1 所示。本系统采用摄像头进行现场的图像采集，在FPGA端完成对图像数据的读写以及调制等操作，其中摄像头模组的型号为OV5640，FPGA 使用的是XC7Z020。

图1 系统结构框图

本系统的数据处理采用FPGA 协同ARM 处理的方式。首先，由ARM 处理器驱动摄像头模块，并且通过VDMA IP 核将摄像头输出的数据送入ARM端的DDR3 存储器中进行缓存；接着，在FPGA 端设计DDR3 的读写电路以及数字调制电路对读取的数据进行基带调制，再将已调信号写回DDR3 中；最后，ARM 处理器通过DMA 的方式将DDR3 中的已调基带数据传给AD9361，将基带信号变频至发送频段进行数据的发送。通过ARM 处理器进行图像数据流的采集与缓存控制、FPGA 进行图像数据流的并行调制处理[8-9]，减少了ARM 处理器的数据处理工作的同时也大大提高了系统的实时性。

2 射频前端电路设计

本文设计的图像传输系统的中心频点为5.8 GHz。信号经过天线接收后通过阻抗为50 Ω 的共面波导送入带通滤波器BPJC-542R+，滤除带外信号后经过匹配网络传给宽带巴伦BLJC1-542R+转为差分信号，最后经过阻抗匹配网络送入AD9361 内部LNA 的输入端口。接收前端电路结构如图2 所示。

图2 接收前端电路结构图

在5.8 GHz 频点时，由于图2 中所用的巴伦以及AD9361 内部LNA 元件的端口阻抗均不为50 Ω，因此需要在滤波器和巴伦之间、巴伦和LNA 输入端口之间设计阻抗匹配网络电路，以保证接收信号的完整性[9]。本系统接收端阻抗匹配电路的设计在ADS 软件中进行。通过在ADS 中建立滤波器、巴伦、LNA 的S参数模型，采用微带单支短截线匹配的方法分别进行了滤波器与巴伦、巴伦与LNA 之间的匹配网络设计，匹配后的级联链路相较未匹配电路的传输性能有较大提升，S11降低了约27 dB，匹配前后级联链路的S11参数对比如图3 所示。

图3 匹配前后级联链路的S11参数

3 数字调制解调器电路设计

由于高清图像的传输对通信系统的宽带有较高的要求，在系统带宽固定的情况下，采用高阶的正交调制可以有效地提升系统的频带利用率[4-5]，因此，本系统采用64QAM 的调制方式对图像数据进行调制解调。64QAM 采用两个独立的基带波形对两个正交的同频载波进行调制，利用同一带宽内频谱的正交性来实现两路数据的并行传输[9-10]。调制解调电路首先读取PS 端DDR3 中的数据进行串并转换得到I、Q两路数据，接着分别对I 路和Q 路数据进行64QAM的星座映射与成型滤波，最后将滤波得到的两路数据分别进行数字上变频处理后送入AD9361 的数据输入端口。数字调制解调电路结构如图4 所示。

图4 中所示的调制解调电路采用AXI 接口进行数据交互，调制解调器首先从PS 端的DDR3 中读取数据，将读出的数据存在FIFO 中，数据的长度为64，数据位宽为32 bit，其中低24 bit 为3 个YUV4:2:2 格式的像素点，高8 bit 为0。将24 bit 数据分为4 组6 bit 数据。利用FPGA 的并行运算特点，在本设计中采用了3级流水线实现256 组数据的同时并行64QAM 映射，第1 级流水线将FIFO 中的数据赋值给64 个24 位寄存器，第2 级流水线将每个寄存器中的值分为4 组分别进行64QAM 映射，在第3 级流水线完成I 路和Q 路数据的合并输出，所设计的3 级流水线结构如图5 所示。

图4 数字调制解调器电路

图5 数据并行映射的流水线实现

调制解调器电路的Modelsim 仿真如图6 所示。

图6 数字调制电路的Modelsim 仿真

4 电路测试与分析

在SDK 中进行摄像头驱动程序、DDR3 的读写程序以及AD9361 的驱动程序设计，在VIVADO 中进行64QAM 调制解调电路设计。将SDK 编译得到的ELF 文件连同VIVADO 编译生成的Bit 文件生成bin 文件，连接下载器烧录到FPGA 的外置FLASH中，电路通过USB 线连接到PC，电路实物的正面和背面如图7 所示。

图7 电路实物

将摄像头采集到的图像与电路解调出的图像通过USB 上传到MATLAB 进行显示对比测试，同时在MATLAB 中绘制接收端基带信号的64QAM 星座图。图像对比与接收端星座图如图8 所示，图8(b)中上半部分为摄像头采集到的图像，下半部分为接收到的图像。

图8 电路实物与测试

5 结束语

本文基于软件无线电的架构，设计了多天线高清图传电路，通过在ADS 软件中采用微带线匹配的方法对射频接收前端级联链路的阻抗匹配网络的仿真与设计，匹配后的级联链路在5 760 MHz～5 820 MHz的60 MHz 频带内的S11低于-40.52 dB，匹配带宽覆盖了AD9361 所支持的56 MHz 最大带宽。同时，在VIVADO 软件中进行基带调制解调器电路的设计，并且将调制好的图像数据通过AD9361 进行了收发。经测试，该电路可以进行图像的采集、发送和接收，能够满足于应急场景中的宽带数据收发需求。