关于低功耗DDR 高速信号的封装布线方案设计及信号完整性的研究

邓晓斌

（富智康（南京）通讯有限公司，江苏 南京 210000）

前言：新时期高新技术突破升级使芯片封装布线难度提升，相较于PCB，芯片封装基板线间距更加精细化，对于信号传输质量的要求逐渐上升。因此，有必要优化低功耗高速信号布线工作，科学选择双层、低成本的高速信号布线方案，探究解决信号串扰情况的途径，提升其传输质量，实现DDR 的高密度、高质量布线。

一、封装布线工作中基板传输线的电性能分析

针对高速信号，有必要科学布置信号线，提升其传输质量，结合时域仿真和频域仿真效果完成布线设计，以下围绕几方面探究基层传输线电性能：

（一）反射和插入损耗

若想探究高速信号的反射损耗、插入损耗，进一步分析耦合、反射损耗、回流路径的走线层，需要依托基板结构，构建对应的传输线模型，针对不同模型建议设置差异化线间距和线宽[1]。例如构建线宽分别是25μm、25μm、40μm 的模型，对应线间距是25μm、45μm、24μm，此设计形式考虑到加工工艺和布线空间等要素。经过分析发现，线间距和线宽数值接近时，外侧（同层地平面）线条的线间距数值大、插入损耗小、信号传输能力强。同时，当模型线宽处于相同值时，线间距与插入损耗成反比，和反射损耗成正比，且传输效果差。当线间距相同时，线宽和反射损耗成反比，与插入损耗成正比，传输性能越强。因此，线间距和线条宽度会影响信号传输质量，其中线条越宽，传输性能越强。

（二）回流路径和地平面

通过构建模型可以分析回流路径的实际情况，向传输线提供正常回流路径。双层布线工作中，邻近地平线会流过返回电流，不过关键回流路径则位于与布线层处于同一地平面的位置。因此，在制定布线方案时，建议重点分析布线层的同层地平面，最大程度地省略布线空间，提升其设计密度。同时，在分析反射损耗、线条传输、相互耦合等要素时，借助宽线条加大排列密度，会降低反射损耗，提升传输效率，不过耦合会增加；降低密度、加大间距后，信号传输质量会受到消极影响。因此，有必要在实际高速布线过程中平衡三种要素，结合空间因素安置屏蔽线，借助隔离信号线的方式制定最佳布线方案。此外，应分析线条间电场的耦合性。当线宽设置为25μm 时，线间距会增加，线条边缘部位电场随之下降，因此耦合性降低。线间距控制在25μm 时，线宽的数值越高，电场越小。此外，线条边缘区域距离地平面较近，因此该区域耦合性较强。

二、低功耗DDR 高速信号的封装布线方案研究

（一）DDR 结构设计

DDR 结构中一个内存控制器能够与多个DDR 存储器相互连接，本课题主要探究利用1 个DDR 存储器芯片的布线方案。当数据读取阶段，DDR 内存会发送信号；数据写入阶段则从存储控制区域发送信号，且该部分可以发送地址、时钟、控制信号，并由内存控制器接收，能够在时钟上升、下降区域收集数据信号，达到双倍速率[2]。该信号主要划分为4Byte，即四组，每一组中包含8个DQ（信号），其中还包含DQM（数据掩码）、DQSN、DQS 等，注意同组数据线应处于并列状态，进而规避时序问题，且对于DQSN、DQS 需要优化耦合设计。

（二）方案分析

方案一中信号线分布包含功能信号线、DDR3 控制结构，第二层为时钟信号分布。同时，上层地平面相较于上层金属的参考地作用较小，建议将下层结构金属设置成走线层，进而节省封装布线的空间，为后续隔离信号线操作奠定基础。此外，下层布线区域较为宽松，能够契合差分时钟信号自身的紧耦合性，该方案中线间距和线宽均可以设置成25μm。方案一虽然针对信号完成地隔离，不过若想降低串扰情况，有必要再进行优化。方案二相较于前者去除了隔离地，增加了45μm 的信号线距离，同时方案三和方案二类似，二者的线宽差距增加了40μm，线间距降低25μm。设计方案四时，加大了隔离地的数量，针对信号线完成针对性隔离，但由于该课题属于高密度布线工作，因此可以对信号线按照每两条1 组的方式进行布线。

（三）方案验证

1.反射和插入损耗验证

本课题借助全波仿真电磁场软件对四个方案的线条DQ 完成分析，具体结果如下：方案一和方案三的插入和发射损耗极为接近，方案二插入损耗是最低值、反射损耗是最高值，方案四中插入损耗是最高值，且信号传输能力最佳。因此，在布线工作中，需要充分发挥隔离地作用。若缺少隔离地，会导致线间距增加，降低信号传输效率。

2.分析信号串扰情况

信号线之间的串扰情况无法借助插入和反射损耗体现，由于布线空间大小有限，当增加线宽后，无法彻底解决线间串扰情况。当线间距和隔离地不改变时，加大线宽能够降低信号线的远端串扰情况，若按照两条信号线一组的方式进行隔离，可以有效降低信号干扰情况。因为信号线的实际环境相同，均邻近隔离地线和信号线，因此信号线串扰数值几乎相同，能够确保相同信号具有均等的传输速率。此外，借助地线隔离方式处理信号线，需要占据较大一部分布线空间，信号线中线条邻近地平面，因此DQ7、DQ0 的串扰问题较小，可以针对性对信号线和串扰情况较为严重的区域完成隔离，节省布线空间。

结论：综上所述，通过本课题分析得出，在高速信号封装布线操作中，可以在一定区域内借助加宽线条的方式，提升传输效率，降低反射作用，避免信号间的相互干扰。通过隔离信号线的方式降低串扰问题，并为其他线路提供充足、合适的布线空间，因此建议依托双层布线方式完成芯片封装，高速传输信号。