基于相位内插的小数分频器

李 璇，周明珠

(杭州电子科技大学微电子CAD研究所，浙江 杭州 310018)

0 引 言

随着物联网、无线人体局域网和5G技术的不断发展和普及，用于各类电子产品中高集成度、低成本的芯片需求快速增长。以5G基站设计为例，要想无线终端在基站很小的频率间隔内快速切换频率、相位，满足频率转换时间短、调频电路频率稳定性高、频率分辨率高等要求，锁相式频率合成器必不可少[1]。在锁相式频率合成器中引入小数分频可以进一步优化高分辨率与快转换速度之间的矛盾，打破环路带宽和信道间隔之间的限制关系，使频率合成器采用较高的晶振频率和宽的环路带宽实现窄信道间隔[2]。但是，传统的方法通过改变整数分频器瞬时分频模，求平均得到平均分频比的小数分频器，不仅增大量化噪声，而且需额外增加校准电路[3]。基于相位内插的小数分频器则不同，能通过改变整数分频器的输入信号相位直接实现小数分频。若相位内插器为Nbit，抖动仅在整数的1/2N之间施加，产生的量化噪声功率比传统方案低，通过增加N的比特数能实现更高的移相精度和更小的带内相位噪声[4]。现有的移相器设计精度最高为7 bit，进一步提高精度则会增加电路设计的复杂度、恶化线性度等[5]。为此，本文设计一种8 bit移相器电路，在确保线性度的基础上实现更高的移相精度，在减少控制字位数的基础上实现相同的离散电流控制，与相位控制器和整数分频器共同构成基于相位内插的小数分频器，实现真正的小数分频。

1 电路分析与设计

1.1 相位内插器电路设计

1.1.1 基本相位内插器实现原理

实现移相功能，除电阻电容构成的无源移相器外，基于矢量合成原理的有源移相器因高频下占用面积小获得广泛使用，其中最常见的是正交矢量合成移相器，即相位内插器。在正交矢量合成移相器中，将正交的两路信号合成，从而得到期望的输出相位。两路正交的信号幅度通过改变同相可变增益放大器(I-VGA)和正交可变增益放大器(Q-VGA)的偏置电流来实现[6]。

相位内插器基本原理如图1所示。I-VGA与Q-VGA两路输入信号IN，IP，QN，QP分别为0°，180°，90°，270°相位的两对差分信号，I-VGA与Q-VGA的偏置电流分别用II与IQ表示。假设IN=AIsin(ωt)，QN=AQsin(ωt+φ)，其中ω为输入信号角频率，φ为IN与QN的相位差，AI，AQ为I-VGA与Q-VGA两路的权重系数，则相位内插器的输出公式为：

图1 基本相位内插器原理

Vout=AIsin(ωt)+AQsin(ωt+φ)

(1)

(2)

1.1.2 全相位移相电路设计

要想实现360°全相位移相，对图1电路进行改进，在I通路与Q通路上加入4个N型金属-氧化物-半导体(N-Metal-Oxide-Semiconductor，NMOS)开关管(M9—M12)，即可实现四相位选择输入，从而实现360°全相位移相，差分输出的全相位插入相位内插器的电路如图2所示。相位控制开关Vswitch〈3∶0〉每次选择其中相差90°相位的两路信号进行相位内插；权重控制码dn〈31∶0〉与dp〈31∶0〉分别控制I通路与Q通路上的电流大小，dn〈31∶0〉与dp〈31∶0〉相反，确保总电流不变，dn〈0〉与dp〈0〉控制的电流是dn〈31∶1〉与dp〈31∶1〉的一半，因此在dn〈31∶1〉不变的情况下，dn〈0〉改变2次，从而实现64步离散控制，假设每步的电流变化量相等，在理想情况下，每步的相位变化为(φ-φ)/64，其中φ为Q通路信号相位，φ为I通路信号相位。若要实现差分输出，则始终控制信号为差分信号，即I通路须由φ和φ+180°差分信号控制，相应地，Q通路由φ和φ+180°差分信号控制，实现差分输出从φ到φ的相位变化。引入彼此相隔90°的四相位控制信号Vin_0°,Vin_90°,Vin_180°，Vin_270°，实现360°移相。值得注意的是，0°～90°和180°～270°之间的相位内插与90°～180°和270°～360°之间的相位内插方向相反，因此权重控制码的设计需要进行进一步处理。

图2 差分输出的全相位插入相位内插器的电路图

1.1.3 电流镜设计

图3 电流镜电路图

图4 电流镜直流仿真输出波形图

1.1.4 数字控制电路设计

设计相位内插器时，为了实现较好的线性度，对32个电流源导通情况的控制采用温度计码方式进行。温度计码将N位的二进制输入信号译码成2N-1位的数字信号，从而控制单位电流源的导通或断开。以2 bit二进制码对应的温度计码为例，3 bit温度计码译码表如表1所示，一个2位的二进制码经译码电路转换成3位的温度计码，每1位温度计码控制对应单位电流源，从表1中可以看出：二进制码每变化1次，温度计码中“1”的个数就增加1位，也就是说每次变化都会使1个电流源导通，保证了相位内插器具有良好的单调性，从而实现小数分频器的良好线性度[9-10]。

表1 3 bit温度计码译码表

本文设计的小数部分输入为8 bit二进制码，用Npi〈7∶0〉表示，高2位Npi〈7∶6〉编码为相位控制码，低6位Npi〈5∶0〉则编码为电流权重控制码。在以往的设计中，大多直接将Npi〈5∶0〉译码成温度计码，但是，因为权重控制码有6 bit，若将其全部译码成温度计码则需要64个完全相等的子电流源，译码电路复杂1倍，大大增加电路功耗及芯片面积。不过，这样设计也有其好处，所有子电流源均设计成完全相同的模块，便于电流源的匹配设计，避免失配的电流源恶化相位内插器的线性度。综上，设计相位内插的小数分频器时，需要设计者进行折中选取，选择对自己电路最优的方案。

相位控制码的设计较为简单，只需将Npi〈7∶6〉译码成4位的象限选择信号，使其每次只有相邻的2位为1，其余为0，即确保每次只导通0°，90°，180°和270°之中的2路信号，例如：当相位控制开关Vswitch〈1∶0〉为高时，Vswitch〈3∶2〉则为低，象限选择的编码对应表如表2所示。

表2 象限选择的编码对应表

1.2 整体电路

本文设计的小数分频电路拓扑结构如图5所示。电路分为小数部分与整数部分，小数部分又分为相位控制器和8 bit相位内插器。图5中，Vin_0°,Vin_90°,Vin_180°，Vin_270°为8 bit相位内插器的四相位输入；NPi为小数部分控制端口，与整数分频器一起实现小数分频比；Vout为小数分频器的输出端口。NPi输入经累加器与分配器处理得到相位控制码与权重控制码，控制相位内插器输入的两路正交信号的相位，得到移相信号，经缓冲器整形输入整数分频器，得到真小数分频信号。小数部分电路设计已在1.1节给出，因整数分频器设计较成熟，可用2/3分频器级联得到[11]，在此不再详细介绍。

图5 小数分频电路的拓扑结构

2 电路仿真结果

2.1 相位内插器仿真

对图2电路进行仿真，输入信号为四相位正弦信号，设置四相位输入信号频率为2.4 GHz，幅度为20 mV，直流电压为500 mV，相位相差90°。相位控制选择0°～90°进行相位内插，对dn〈31〉-dn〈0〉的64种情况进行扫描，得到0°～90°瞬态仿真移相图如图6所示。若加上对于相位选择的控制，即可实现360°全相位移相，360°全相位瞬态仿真移相图如图7所示。观察图6仿真结果可以看出：在0°～90°内移相时，输出信号电压增益Gu=20lg(Uo/Ui)>13.8 dB，Uo/Ui为输出信号电压与输入信号电压的比值，由此可见：电路具有较好的增益以及线性度，达到设计要求，且直流功耗P=UI=1.2 V×318.64 μA=382.368 μW，实现了低功耗。

图6 0°～90°瞬态仿真移相图

图7 360°全相位瞬态仿真移相图

在完成原理图仿真的基础上，进一步完成移相器的版图设计，设计的相位内插器版图面积为41×71 μm2。移相器版图如图8所示。设计版图时，同一层金属尽量平行走线，相邻金属正交走线，便于后续小数分频器版图的设计。

图8 移相器版图

2.2 小数分频器仿真

本文基于相位内插器设计小数分频器电路，包括累加器、分配器及整数分频器的设计。当输入信号频率f=2.4 GHz，整数分频比N=4，小数位NPi=(00111111)2，即NPi=63/28=0.246时，可实现N-NPi=4-0.246=3.754分频，理论输出频率为fdiv=f/(N-NPi)=2.4 GHz/3.754≈639.32 MHz，实际仿真输出信号平均频率为638.96 MHz，误差0.36 MHz。仿真波形如图9所示。

图9 小数分频波形图

由图9可以看出：最终分频得到的信号频率与理论输出频率存在较大差异。对电路进行逐级分析发现：小数分频电路在改变频率时存在小数杂散，而且电路工作时因各类噪声的存在，例如电源噪声及内部元器件噪声等导致由移相器输出的信号频率在小范围内抖动，从而输出信号分频比与理论值存在差异，但是，该差异可以通过增加sigma-delta调制器降低小数杂散，优化电路性能，因此基于相位内插的小数分频器可以有效实现小数分频功能，而且功耗可以做到很小。

2.3 小数分频器仿真

本文设计的8 bit基于相位内插的小数分频器与已有的部分小数分频器对比结果如表3所示。从表3可以看出：本文设计的移相器可以实现更高的移相精度，功耗更小，主要原因在于本文的设计采用的工艺和电源电压有一定的优势。

表3 不同设计的小数分频器对比

3 结束语

本文设计了一种基于8 bit相位内插的小数分频器，进一步提高了移相精度，改进后的电流源使权重控制码的设计复杂度大大降低，使电路具有良好的线性度，同时优化了电路功耗以及面积。但是，当前电路因大量杂散的存在使得输出信号频率与理论值存在较大误差，后续将进一步优化电路，在小数输入端口增加sigma-delta调制器，将量化噪声搬移到更高的频率，通过环路的低通滤波有效降低小数杂散，进一步减小小数分频误差。